G06F 7/52 — для умножения; для деления
Устройство для деления двоичного кода на (2 -1)
Номер патента: 1481746
Опубликовано: 23.05.1989
Авторы: Кривчик, Роспономарев
МПК: G06F 7/52
Метки: двоичного, деления, кода
...прибавлением единицык полученному результату при сложениичастичных сумм,Остаток, равный делителю йЫ=2" - 1=11(3)15есть целое число. Анализ завершается прибавлением единицы к окончательному результату. Контроль остатка производится элементом И 4.Устройство функционирует в соответствиис выражениями (1) - (3). Пользователь предварительно выбирает разрядность и делимого, определяет делитель д=(2" - ) и в зависимости от величины т производит коммутацию элементов И 4 и 5.25 Устройство работает следующим образом(фиг. 2).При запуске устройства код делимогозаносится в регистр 2 сдвига, блок 3 управления производит сброс сумматора 1 и заносит содержимое регистра 2 сдвигов вЗО сумматор 1.При равенстве целой части частичнойсуммы нулю,...
Устройство для умножения двоичных чисел
Номер патента: 1481747
Опубликовано: 23.05.1989
МПК: G06F 7/52
Метки: двоичных, умножения, чисел
...образуются отдельно младшие двоичные разряды произведения, старшие разряды предварительного значения произведения и сумма переносов в старшие разряды предварительного значения произведения, а во втором такте - старшие разряды окончательного 5 10 15 20 значения произведения, Так как получение окончательного значения старших разрядов произведения на втором такте на (И+2)- разрядном сумматоре 5 не связано с мат Формула изобретения Устройство для умножения двоичных чисел, содержащее косоугольную матрицу полных одноразрядных сумматоров, прямоугольную матрицу элементов И, 2 Х элементов памяти, причем выход переноса полного одноразрядного сумматора 1-го столбца матрицы соединен с входом переноса полного одноразрядного сумматора +1) -го столбца...
Устройство для умножения чисел
Номер патента: 1481748
Опубликовано: 23.05.1989
Авторы: Жалковский, Шостак, Шпаков
МПК: G06F 7/52
...первой группы настраиваются ня передачу информации с их вторых входов, на которые поступают значения выходных переносов из сумматоров 28 соседних более младших блоков с.мхЯовання пег;с 1." группы.Рассмотрим выпс 1 лнсчс;. Ня чиого жения (фиг. 4). Перед началом онепя. ции ня Входах1- -устаяв,:1 сстгс". значения множимого. на Входе О множителя уст 110 йстВя устянав.1 Влстся 31 с.с самой младшей тетрады множителя.В первом такте двои;ноге умнс 1 х,сня в блоках 11 - 1, я",ая младшая тс )1;1. Да МНОжнтЕЛЯ Пс РЕМНОжЯЕтСЯ НЯ С 10: - ветствующие тетрадь м нож и м ого., 1 воич и ьк результаты этих тетрадных умножений зяи;: - сываются в буфер - .ые регистры 5, 5, и 6 - 6 по сигналу разреше:; У 20. Одновременно происходя г об нуле;,.с ре- гистрОВ...
Устройство для умножения
Номер патента: 1481749
Опубликовано: 23.05.1989
Авторы: Дрозд, Лацин, Полин, Соколов, Шипита
МПК: G06F 11/30, G06F 7/52
Метки: умножения
...который сбрасывает второй триггер 14, сигнал логического 0 с выхода которого запрещает прохождение синхросигнала через элемент И 13 на синхровход третьего тригЗ 5 гера 15 и переключает коммутаторы 5 и 6 вположение коммутации на входы регистров 7 и 8 множимого и множителя информации с групп 16 и 17 входов мнокимого и множителя устройства. Формула изобретения Устройство для умножения, содержащее регистр множимого, регистр множителя, регистр произведения и умножитель, причем информационные выходы регистров множимого и множителя соединены соответственно с входами множимого и множителя умножителя, выход результата которого соединен с информационным входом регистра произведения, информационный выход которого является выходом произведения...
Устройство для деления на константу 2 -1
Номер патента: 1490675
Опубликовано: 30.06.1989
Авторы: Беликова, Дрозд, Лацин, Полин
МПК: G06F 7/52
...входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8.1 8.п+ 1 группы, обеспечивая трансляцию без изменения кода Х 1 с выходов старших разрядов сумматора 3 через первые входы элементов ИСКПЗЧАЮЩЕЕ ИЛИ 8 группы на их вхады и соответственно выходы 12 устройства. Единичный сигнал с выхода элемента НЕ 5 поступает на вторые входы элементов И 7.1, 7,2, , 7-1 второй группь;, обеспечивая трансляцию без изменения кода Х 2 с выходов младших разрядов сумматора 3 через первые входы элементов И 7 второй группы на их выходы и соответственно выходы 13 устройства,Если все разряды кода Х 2 принимают единичное значение, то на выходе элемента И 4 и на выходе элемента НЕ 5 устанавливаются соответственна единичный и нулевои сигналы. Единичный сигнал поступает на вторыевходы...
Устройство для умножения
Номер патента: 1495785
Опубликовано: 23.07.1989
Авторы: Богомаз, Жалковский, Лопато, Шостак, Шпаков
МПК: G06F 7/52
Метки: умножения
...33блока 8 хранения смещенных эквивалентов, Одновременно на входе 10 устройства устанавливается значение самой младшей тетрады преобразуемогочисла,При выполнении второй микрокоманды происходит обнуление регистров5.,-5,+, результата и триггеров 37 пе"реноса блоков 4 1-4 ,+, суммирования(сигнал У 10), в буферные регистры2 -2,и 3,-3, записываются значениятетрадных произведений с. выходов блоков 1 -1 (сигнал У 20), а в регистры б -б,операнда (также как и в первой микрокоманде) заносится двоичныйэквивалент веса второй преобразуемойтетрады (У 12 = а+1, У 21), Одновре"менно на входе 10 устройства появляется значение второй тетрады преобра"зуемого числа.510 15 го 30 35 40 45 50 55 В третьей микрокоманде выполняетсяумножение второго двоичного...
Устройство для умножения последовательных двоичных кодов
Номер патента: 1495786
Опубликовано: 23.07.1989
Автор: Монашкин
МПК: G06F 7/52
Метки: двоичных, кодов, последовательных, умножения
...10, На два другихего и-разрядные входы поступят логические произведения с выходов элементов И второй 5 и третьей 6 групп,причем на первый вход и-го разрядасумматора 10 поступит значение Хз Уз,на второй вход этого же разряда - попрежнему нуль; на первый и второйвходы (и)-го разряда - значенияХ,Уз и ХзУ; на первый и второй входы (и)-го разряда - Хз У,и Х, УПоэтому частичное произведение, Аор 1495786мируемое сумматором 10, в третьемтакте имеет вид(и)-го разрядовсумматора 7 в третьем такте;3- значение третьегоразряда 2 п-разрядного произведения,которое не используется.В начале четвертого такта (послесдвига регистра 8) значения разрядов 8и ьокажутся сдвинутымив регистре 8 на два разряда по отношению к разрядам сумматора 1 О, т,е,значение 8...
Устройство для деления двоичных чисел
Номер патента: 1497614
Опубликовано: 30.07.1989
Автор: Баклан
МПК: G06F 7/52
Метки: двоичных, деления, чисел
...коц РазряцОВ Йси5 д 4 если содержимое старшего разряца регистра 1 й,=1. Если же д,=О ий,=О на формирователь 8 поцается инверсный коц этих разрядов: й д и й 4. При Й=О и О,= на выхоце ком мутатора 9 нулевой коц, что соответ" ствует значению Й =й =й =О, если моцуль делителя равен 1/2. На цругой вход формирователя 8 через коммутатор 7 поступает содержимое пяти старших 25 разрядов регистра 2 в прямом коце, если триггер 6 находится в нулевом состоянии, или в инверсном - в противном случае. На основе поступающих сигналов в формирователе 8 вырабатывается единичное или нулевое значение сигнала, которое подается на первый вход блока 5 управления. Если Е, =1, то цикл деления содержит только совместный сдвиг регистров 2 и 3,35 который...
Устройство для умножения
Номер патента: 1501043
Опубликовано: 15.08.1989
Авторы: Бохан, Дербунович, Либерг
МПК: G06F 11/26, G06F 7/52
Метки: умножения
...на выходе 12 устройства - 00.,00, На следующем шаге проводится проверка обоатных связей на замыкание линий. Для этого используются результаты предшествующей проверки, так как на выходах сумм сумматоров 2. четвертой строки все единицы, а на выходах переносов - все нули. Подав на вход 18 задания режима работы устройства сигнал "1", включаем обратную связь. Информация с выходов сумм и переносов сумматоров 2.х четвертой строки поступает на информационные входы сумматоров 11 первой строки. Через время Т считывается результат, который, если нет неисправностей, равен предыдущему, т,е, на выходах 10 и 11 устройства все единицы, а на выходе 1.2 устройства - все нули. Для проверки замыканий обратных связей на инверсных сигналах подается...
Устройство для умножения комплексных чисел
Номер патента: 1501044
Опубликовано: 15.08.1989
Автор: Лилеин
МПК: G06F 7/52
Метки: комплексных, умножения, чисел
...соответственно5 150104на входы 42 - 45 узла 16 сложения.На выходах 46 и 47 действительной имнимой частей результата получаемсоответственно Х=Х,-Уг, У=У, +Хг,т,е, узел 16 сложения выполняет опе 5Рацию С=С+1 Сг (С=Х+ь.У).Узел 31 вычитания работает следующим образом, Пусть на входы уменьшаемого и вычитаемого узла вычитанияпоступают комплексные числа С,=Х 1++хУ, и С =Х +Лг, где Х, и У, - соответственно действительная и мнимаячасти первого слагаемого, Хг и Усоответственно действительная и мнимая части второго слагаемого, Дейсттупают соответственно на входы 5053 узла 31 вычитания. На выходах 54и. 55 действительной и мнимой частей 20результата получаем соответственноХ=Х,+Уг, У=У(-Хг, т.е, узел 31 вычитания выполняет операцию...
Устройство для умножения
Номер патента: 1501045
Опубликовано: 15.08.1989
Авторы: Прохоров, Шатилло, Явиц
МПК: G06F 7/52
Метки: умножения
..."0", разрешающий работу первой ступени, а к моменту "эмме+3 "микО на вход 7,3 подается сигнал "1", обеспечивающий запоминание информации на выходах одноразрядных сумматоров 3.1-3,п и запрещающий обработку сигналов, появляющихся на их информационных входах.Когда все К разрядов множителя В будут поданы, на входах 6,1-.6.3 устанавливается сигнал "0", а вычисление продолжается до получения всех и+К разрядов произведений С с выходов 9,1-9.3.формула изобретенияУстройство для умножения, содержащее матрицу из (шч и) элементов И и матрицу из (шп) одноразрядных сумматоров (и - разрядность первого операнда, ш - произвольное целое число), причем первые входы элементов И х-го столбца матрицы (ь=1п) соединены с входом соответствующего разряда первого...
Устройство для умножения
Номер патента: 1501046
Опубликовано: 15.08.1989
МПК: G06F 7/52
Метки: умножения
...и передается через корректор транзитом. При умножении десятичных и двоичных чисел устройство работает следующим образом, причем на каждом такте обрабатывается восемь двоичных или две десятичных цифры первого сомножителя (множителя).1 004 40 Режим десятичного умножения.При десятичном умножении ца каждом такте работы устройства осуществ - ляется умножение вух десятичных5 цифр первого сомножителя, хранящегося в регистре 1, ца все цифры второго сомножителя, хранящегося в регистре 2. Так, в первом такте управляющий сигнал на входе 17 (значение которого для режима десятичного умножения равно единице) режима работы устройства разрешает формирование на выходах матрично го умножителя 4 четырех слагаемых, представленных в...
Устройство для умножения
Номер патента: 1501047
Опубликовано: 15.08.1989
МПК: G06F 7/52
Метки: умножения
...Таким образом, учитывается алгебраическийзнак множимого 4. Для обеспечения пр зильной работы устройства для умножения, максимального быстродействия, а также для обеспечения возможности считывания промежуточной информации и коммутации разрядов множителя В величина 1р должна определяться, исходя иэ следующей системы неравенств; Алгебраический знак множителя В Э 5 учитывается путем расширения разрядной сетки (т,е. подачи в последнихи тактах умножения на входы 8,1-8.4знакового разряда В) и начальнойустановки "1" по выходу переноса сум матора 5.4.При необходимости ускорения получения результата умножения используются выходы 13.1-13,2 п, на которых после и первых тактов получается 45 двухразрядный код старших разрядовпроизведения С,...
Двухразрядный двоичный умножитель
Номер патента: 1501048
Опубликовано: 15.08.1989
Авторы: Криворучко, Рогозов, Тяжкун, Чернов
МПК: G06F 7/52
Метки: двоичный, двухразрядный, умножитель
...и-р-и-транзистор 8, инверсныевходы разрядов первого х, х ивторого у у операндов и выходыразрядов произведения Б, , Б. 20Умножитель работает следующимобразом.На входы х х и у у подаются инверсные значения разрядовсомножителей. При этом в соответствии с принципами работы схем ИЛ-ло-гики на базе транзистора 5 формируется сигнал, описываемый логическимвыражением ху на базе транзистора6 - сигнал х,у, на базе транзисто- Зора 7 - сигнал х у, х у, на базетранзистора 8 - сигнал ху ху, ., В результате на выходах разрядовпроизведения умножителя. формируют,ся сигналы, описываемые следующимилогическими ныоаженияьи;ху Формула изобретения Двухразрядный двоичный умножите;ь содержащий восемь и-р-и-транэ то он,3но первого и второго...
Устройство для умножения
Номер патента: 1509875
Опубликовано: 23.09.1989
МПК: G06F 7/52
Метки: умножения
...Я большинствепрактических случаев блок суммирования представляет собьй либо двухвходовый, либо трехвходовый быстродействующий сумматор для сложения двоичных и десятичных чисел,При умножении двоичных и десятичных чисел устройство работает следующим образом,В режиме умножения чисел, представленных в двоичной системе счисления, по сигналу на входе 10 устройства блок 4 настраивается на формирование двоичных кратных, блок 9 суммирования настраивается на суммированиедвоичных чисел, а выходы коммутаторов8 соединяются со своими первыми входами, на которые поступают результатыпс выходов соответствующих узлов6, - 6тетрадного суммирования.Далее одновременно или последовательно во времени в регистры 1 и 2 загружаются и-разрядные (и = 4 в)...
Устройство для умножения с накоплением
Номер патента: 1509876
Опубликовано: 23.09.1989
Авторы: Демидов, Сабельников
МПК: G06F 7/52
Метки: накоплением, умножения
...11,будет загружен результат суммирова- .ния (вычитания) сдвинутого содержимого регистра 1 О и числа, хранившегосяв этой ячейке до начала такта. Впоследующих тактах первого этапа устройство работает аналогично. Для данного конкретного примера первый этап 55включает 8 тактов. Диаграммы управляющих сигналов представлены на фиг,2.Информация на выходах блоков устройства для первого этапа (и для двухциклов второго этапа) представленав табл. 1 (в шестнадцатиричной системе счисления, - произвольное состояние выходов).Результатом работы устройства на первом этапе является накопление в яцейках памяти блока 2 сумм частичных произведения. Содержимое блока 2 .-после первого этапа (а также после каждого цикла второго этапа) для даИ ного...
Устройство для умножения двоичных чисел
Номер патента: 1509877
Опубликовано: 23.09.1989
Авторы: Дрозд, Карпенко, Лацин, Минченко, Полин
МПК: G06F 7/52
Метки: двоичных, умножения, чисел
...в такте весовые функции с нечетным значением 1 с, а также сигнал с выхода первого разряда переноса сумматора 5, сигналы с выходов нечетных разрядов переноса сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора 6, задержанные на регистрах 7 группы.Сигналы с выходов суммы второго и первого одноразрядных сумматоров 5 и 6 поступают соответственно на первый и второй информационные входы коммутатора 8, который под действием синхроимпульсов подключает, указанные сигналы на выход 18 устройства соответственно в первых и вторых половинах тактов,Таким образом, с выхода 18 устройства с удвоенной частотой следованиясинхроимпульсов снимается последовательный код произведения, причем впервых и вторых...
Матричное устройство для деления
Номер патента: 1511748
Опубликовано: 30.09.1989
Авторы: Золотовский, Коробков
МПК: G06F 7/52
...ячеек 5 отыскивает первый остаток О,.5151 Х-У, если воп У = вщп Х, Х+У, если вСп Увдп Х. Старшие 3 разряда 0 формируются в виде однорядного кода О , последующие - двухрядного кода О, . Однорядный код Ои знак делителя поступают в блок 6. Блоки 6 первой и последующих строк формируют на выходе 33 сигнал равенства знаков С 1 и на выходе 34 сигнал ненулевого значения разряда частного С 2, причем С 1 = 1, если вцп У = в 3.дп ОС 2 = 1, если О; ФО,ОО и О 1,11.Все последующие строки ячеек 1 формируют очередной остаток по алгоритму: 20;+У, если С 1=1, и С 2=1,20; -У, если С 1=1 и С 2=1,20 если С 2=0. Три старших разряда остатка О , представляются в виде однорядного кода. Остальные разряды О,+, представляются в виде двухрядного кода. Частное 2...
Устройство для деления
Номер патента: 1513444
Опубликовано: 07.10.1989
МПК: G06F 7/52
Метки: деления
...блока 1 (так как каждый разряд блоков 1, 5 и 6 построен на триг-герах с внутренней задержкой). Еслив старшем (знаковом) разряде блока 1= -1), и то из регистра 3 выдается дополнительный код, а если присутствует сигнал на входе 13 устройства (а; = 1), то выдается прямой код. Пои отсутствии сигналов на входах 12 и 13 устройства код из регистра 3 не выдается. Код на выходе регистра 4 зависит от значений сигналов на входах 14 и 15 устройства. Если есть сигнал на. входе 14 устройства (Ь, = -1), то из регистра 4 выдается прямой код, а если присутствует сигнал на входе 15 устройства (Ь,. = 1), выдается допогэительный код. При отсутствии сигналов на входах 14 и 15 устройства код из регистра 4 не выдается.Одновременно с этим содержимое...
Устройство для умножения
Номер патента: 1515161
Опубликовано: 15.10.1989
МПК: G06F 7/52
Метки: умножения
...содержит регистры 1 и 2соответственно множимого и множителярегистр 3 произведения, узлы 4 преобразования двоично-десятичного кодав двоичный, матрицу узлов 5 умножения, узлы б двоичного суммирования,узлы 7 преобразования двоичного кодав десятичный и десятичный сумматор 8Составитель 13. ВаракинРедактор М.1 иткина Техред Л.Олийнык Корректор . Верняк Заказ 6277/46 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5о Производственно-издательский комбинат "Патент", г.ужгорог, ул. Гагарина,101 5 1515М ния, в устройство введены 2 -- уэЧлов преобразования десятичного кода в двоичный, причем первые входы узлов умножения каждой строки матрицы обье 5 динены и...
Устройство для умножения двоичных чисел
Номер патента: 1517025
Опубликовано: 23.10.1989
МПК: G06F 7/52
Метки: двоичных, умножения, чисел
...произведенийРазности СС и Сз никогда не принимают отрицательные значения, так как уменьшаемые всегда больше или равны вычитаемым. Поэтому в устройстве нет необходимости в использовании обратных или до полнительных кодов для представления отрицательных чисел. Формул а из обретения20Устройство для умножения двоичных чисел, содержащее регистры множимого и множителя, первый и второй блоки формирования частичных произведений, первый и второй блоки суммирования 25 частичных произведений, о т л и ч а ющ е е с я тем, что, с целью сокращения аппаратурных затрат при больших значениях и (где п - количество двоичных разрядов в каждом из сомножите О лей), в него внедены первый и второй блоки формирования вспомогательных сумм и блок вычитания...
Устройство для деления
Номер патента: 1517026
Опубликовано: 23.10.1989
Автор: Белик
МПК: G06F 7/52
Метки: деления
...последующих устройств в системе обработки данных, Описанные процессысоответствуют случаю применения матричных умножителей 3 н 4 беэ синхронизации. В случае, когда матричные умножители 3 и 4 являются синхронизируемыми, импульсы с выходов 31 и 32 блока 9 поступают на входы синхронизации умножителей 4 и 3 соответственноа каждая итерация завершается не за один такт, а за три, длительность которых определяется задержкой в элементах 28 и 29 и периодом импульсов генератора 26.Блок 5 приближенного вычисления обратной величины работает следующим образом. При поступлении на входы 18 блока сигналов кода делителя в группе 16 элементов НЕ осуществляется инверсия сигналов всех разрядов, кроме старшего, Инверсные сигналы вместе с прямым...
Устройство для деления
Номер патента: 1520510
Опубликовано: 07.11.1989
Авторы: Жалковский, Шостак, Шпаков
МПК: G06F 7/52
Метки: деления
...произведение в двухразрядномкоде. Блок 5 умножения комбинационного типа может быть реализован в 20виде совокупности из и/Е - разрядныхдвоичных умножителей.С помощью первого вычитателя 6производится вычитание из содержимого регистра 1 делимого произведения, 25сформированного на выходах 23 и 24блока 5 умножения в двухрядном коде.Результат вычитания образуется навыходах 25 и 26 разности и заемав двухрядном коде. 30Второй вычитатель 7 производитвычитание из значения разности, сформированной на выходах 25 первоговычитателя 6 значения заема, образованного на выходах 26 первого вычитателя, Второй вычитатель 7.ком 35бинационного типа с ускоренным распространением заема может быть замененбыстродействующим сумматором, еслиинформацию,...
Устройство для умножения
Номер патента: 1522194
Опубликовано: 15.11.1989
Авторы: Бортник, Дзюбан, Осадчук, Прокопов
МПК: G06F 7/52
Метки: умножения
...устанавливается в режим передачи данных на третий вход. Вычисленное ранее значение (А+В)Р запоминается в регистре 16. На этом заканчивается первый этап выЧислений по формированию первого промежуточного результата в соответствии с формулой (2). Аналогично вычисляютсязначения произведений (С+Р)А и (-А+В)С по формулам (3) и (4) на. втором и 20 третьем этапах в соответствии с вре менной диаграммой. Необходимо только учитывать, что второй этап начинается на пятом такте и заканчивается на тринадцатом. При этом коммутатор 1 25 сигналом управления, поступающим на вход 21 устройства, устанавливается в режим передачи данных с четвертого и пятого информационных входов при вычислении значения (С+Р) в пятом такО те и в режим передачи данных с...
Устройство для умножения двух n-разрядных чисел
Номер патента: 1524046
Опубликовано: 23.11.1989
МПК: G06F 7/52
Метки: n-разрядных, двух, умножения, чисел
...элементарные произведенияразрядов следующей группы, которые за тем суммируются вместе с переносом,сформированным в предыдущем такте.Таким образом, с окончанием подачи часть групп чисел устройство формирует младшую часть нх произведения.НЗа последующие - такта содержимое реКгистра 1 множителя остается без изменений, а из регистра множимого последовательно выписываются К-Разрядныегруппы множимого с заполнением освободившихся ячеек этого регистра 1 знаком множимого, отрицательное значениекоторого представлено обратным кодом,Формула изобретения Устройство для умножения двух Н- разрядных чисел (И), содержащее И-разрядные регистры множимого и множителя, группу элементов И и и одноразрядных сумматоров, причем входы множимого...
Устройство для вычисления обратной величины
Номер патента: 1527632
Опубликовано: 07.12.1989
Автор: Белик
МПК: G06F 7/52
Метки: величины, вычисления, обратной
...и = (1-х), а практически1к значению -- с точностью младшехго п-го разрядаПо завершении итерационного процесса на информационных выходах 11 устройства устанавливается код, соответствующий значению обратной величиныхПо первому импульсу генератора 8 после поступления сигналов кода второго из сомножителей на входы умно- жителя 2 на его выходе появляются сигналы кода результата умножения х у,. Вследствие того, что сигналы с выходов умножителя 2, соответствующие дробной части числа,поступают инвертированными после преобразования в группе 6 элементов НЕ на входы соответствующих разрядов сумматора 7, входы переноса и младшего разряда целой части числа которого соединены с шиной 12 логической единицы, то на входах сумматора 7 образуется код (ху,...
Устройство для умножения
Номер патента: 1529215
Опубликовано: 15.12.1989
МПК: G06F 7/52
Метки: умножения
...множимого), и буферных регистров первой группы и и буферных регистров второй группы, причем в.олы множителя и блоков вычисления разрядных значений произвеления соелинены с входом холов старших разрялов блоков 2 (лля первого коммутатора 5 - с второго вхола 9 коррекции устройства, на который подается нулевая информация). В результа.те этого образуется цепь последовательно сослиненных 0)оков 2. выполняюших фактически суммирование с распространением переноса содержимого буферньх регистров. В течение (гг-)-1)-го такта в Е-м блоке 2 Егроизволится сложение старшего редзряла произведения (1 -) -го блока 2, поступающего на вход множимого 1-го блока 2 через -й коммутагор 5 с выхода старших разрядов (1 -1) -го блока 2, умноженного на елин ицу,...
Устройство для умножения
Номер патента: 1529216
Опубликовано: 15.12.1989
МПК: G06F 7/52
Метки: умножения
...-го блока 2, сформированного в предыдущем также и хранимого в (г+1)-м регистре 4, и старшего разряда произведения г-го блока 2, сформированного в предыдущем такте и хранимого в г-м буферном регистре 3.Сформированные младший и старший разряды произведения -го блока 2 с его выходов записываются в -е регистры 4 и 3 соответственно.После выполнения и первых тактов работы устройства на его вход 6 множителя поступает нулевая информация, на вход 7 подается потенциал, разрешающий прохождение переноса между блоками 2. В резуль тате этого в устройстве организуется цепь последовательно соединенных блоков 2 (последовательно соединенных линиями переноса сумматоров 13 блоков 2), используемая для быстрого распространения переноса.В течение (и+1)-го...
Вычислительное устройство
Номер патента: 1532917
Опубликовано: 30.12.1989
Авторы: Бобровский, Булкин, Кириченко, Мельник, Трубицын, Харченко
МПК: G06F 7/52
Метки: вычислительное
...1,множитель через коммутатор 11 принимается на регистр 12, а затем на регистр 2 (по сигналам на выходах 22,24 и 25 блока микропрограммного управления),иЧисло циклов умножения равно К=- .РВ первом (1=1) цикле по сигналу на28 выходе блока микропрограммного управления на умножителях 33 хпроисходит формирование К элементарных произведений ХАУЗ, 1 "1,2,ФКа по сигналу на выходе 29 блока онисобираются на сумматоре 4 и частичное произведение записывается на регистр 13, одновременно по сигналу навыходе 26 блока 6 управления происходит сдвиг множителя на р разрядов врегистре 2,В последующих циклах происходитумножение Х на очередные р разрядов7 с одновременным сложением частичного произведения с содержанием регистра 15 на сумматоре 5 по...
Устройство для умножения двоичных чисел
Номер патента: 1532918
Опубликовано: 30.12.1989
Авторы: Дрозд, Огинский, Полин, Шапо
МПК: G06F 7/52
Метки: двоичных, умножения, чисел
...элементов 4-1, 4-24-8 первойгруппы - конъюнкции с весовыми функциями 2 ,2,22 " (1 с=0,1,2,евв,7)аНа одноразрядном сумматоре 5 складываются конъюнкции, имеющие одинаковые в такте весовые функции с четнымзначением 1 с , а также сигналы с выходов четных разрядов переносов сумма"тора 5, задержанные на регистрахгруппы 7, и сигналы с выходов нечет- .ных разрядов переносов сумматора 6,задержанные на регистрах 7 группы,Сигналы с выходов суммы однораз-.рядных сумматоров 5 и 6 поступаютна информационные входы коммутатора 8, который под действием СИ подключает указанные сигналы на выход17 устройства, в первых и вторых половинах тактов, Таким образом, с вы-:хода 17 устройства с удвоенной частотой следования синхроимпульсов СИснимается...