Элемент памяти

)5 Ь 11 С 11/4 ПИСАНИЕ ИЗОБРЕТЕР 7,Рб ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к вычислительнойехцике, а точнее к элемепал 1 памяти, и может быть применено ля построения статических ОЗУ. Цель изобретения - повышение степени интеграции элемента памяти. Поставленцая цель достигается тем, что элемецпамяти содержит восьмую и девятуюдиффузионные области , 8 первоготипа проводимости, восьмую и девятуюдиффузионные области 16, 17 второготипа проводимости, седьмую н восьмуюдиэлектрические области 26, 27, Этиобласти образуют седьмой ц восьмойтранзисторы со встроенными каналамц.П.рекрестцые связи триггера элементапамяти образуются с помощью этихтранзисторов, что уменьшает колцчество пересечений проводящих шиц и упрощаст их разводку, В результате уменьшецця количество уровней леталлизациэлемента памяти, что позволяет улецьшить его площадь, 3 ил.1617458 40 45 50 55 По окончанию тактового сигналавторой 41 и четвертый 45 транзисторызакрываются и записанная информацияхранится в элементе памяти. Изобретение относится к вычислительной технике, а именно к элементампамяти, и может быть применено для построения статических ОЗУ.Цель изобретения - повышение степени интеграции элемента памяти.На фиг.1 приведена топология элемента памяти; на фиг.2 - сечения слоев (сечения А-А, Б-Б, В-В на фиг.1),образующих конструкцию элемента памяти; на фиг.3 - электрическая схемаэлемента памяти,Элемент памяти содержит диэлектрическую подложку 1, например, из монокристаллического сапфира, первую 2,вторую 3, третью 4, четвертую 5, пятую 6, восьмую 7 и девятую 8 диффузионные области первого типа проводимости, девять диффузионных областей9-17 второго типа проводимости, шест ю 18 и седьмую 19 диффузионные области первого типа проводимости, восемь диэлектрических областей 20-27,два отверстия 28 и 29 в седдьмой 26и восьмой 27 диэлектрических областях под неметаллические контакты,три проводящих области 30-32, например, иэ поликремния, диэлектрический слой 33 с тремя отверстиями 34-36 и три металлические шины 37-39.Диффузионная область 2 образует стоки первого 40, второго 41 и седьмого 42 транзисторов и контактирует к истоку пятого транзистора 43, диффузионная область 3 образует стоки третьего 44, четвертого 45 и восьмого46 транзисторов и контактирует к истоку шестого транзистора 47, диффузионная область 4 образует истоки первого 40 и третьего 44 транзисторов,диффузионные области 5-10 являютсяистоками второго 41, четвертого 45,седьмого 42, восьмого 46, пятого 43и шестого 47 транзисторов соответственно, 11 оликремниевые проводящие области 30-32 образуют затворы всехтранзисторов 40-47 элемента памяти,причем проводящая область 30 является словарной шиной элемента памяти. Хеталлическйе шины 37-39 являются первой разрядной шиной, шиной нулевого потенциала и второй разрядной шиной элемента памяти соответственно,Элемент памяти работает следукдддимобразом.В исходном состоянии на затворахпервого 40 и пятого 43 транзисторов11 Иустановлен уровень логическод о 0 15 20 25 30 35 в результате чего на выходе данногопервого инвертора устанавливаетсяуровень логической "1".Это напряжение через седьмой транзистор 42 со встроенным каналом подается на, затворы третьего 44 и шестого47 транзисторов, в результате чегона выходе данного второго инвертораустанавливается уровень логического11 110 , который через восьмой транзистор46 прикладывается к затворам первого40 и пятого 43 транзисторов, устанавливая на выходе первого инверторауровень логической1".Прямая 37 и инверсная 39 разрядные шины предзаряжены до напряжения2,5 В,Во время считывания информации,т.е. при поступлении на шину 30 тактового сигнала, второй 4 1 и четвертый45 транзисторы открываются, подключаявыходы первого н второго инверторак прямой и инверсной разрядным шинам37 и 39, при этом происходит разрядпаразитной емкости шины 39 через четвертый 45 и третий 44 транзисторыи заряд шины 37 через пятый 43 и второй 41 транзисторы. Как только разность потенциал 1.1 в на шинах 37 и 39цостигнет уровня срабатывания усилителя считывания ( -30 мВ)1 последнийфиксирует считанную информацию,В процессе записи информациина шину 30 поступает тактовый сид на:д.Второй 41 и четвертый 45 транзисторыоткрыты, Допустим, что на шину 37подается уровень логического О", ана шину 39 - уровень логической "1"; Через второй транзистор 41 шина 37 подключена к выходу первого инвертора, Уровень логической " 1" понижается, Этот потенциал через седьмой транзистор 42 поступает на вход второго инвертора и на его выходе растет потенциал до уровня логической " 1", который в свою очередь через восьмой транзистор 46 поступает на вход первого инвертора, Происходит лавинный процесс переключения инверторов, в результате чего на первом инверторе устанавливается уровень логического11 11 " О" , а на втором - логической 15 161формула изобретения Элемент памяти, содержащий диэлектрическую подложку, семь диффузионных областей первого типа проводимости, расположенных на поверхности диэлектрической подложки, семь диффузионных областей второго типа проводимости, расположенных на поверхности диэлектрической подложки, причем диффузионные области второго типа проводимости с четвертой по седьмую расположены соответственно между первой и третьей, первой и четвертой, второй и третьей, второй и пятой диффузионными областями первого типа проводимости с примыканием к их краями, а шестая и седьмая диффузионные области первого типа проводимости расположены соответственно между первой и третьей, второй и третьей диффузионными областямивторого типа проводимости с примыканием к их краям, шесть диэлектрических областей, расположенных соответственно на поверхностях шестой и седьмой диффузионных областей первого типа проводимости и на поверхностях диффузионных областей с четвертой по седьмую второго типа проводимости, первую проводящую область, расположенную на поверхностях четвертой и шестой диэлектрических областей, вторую проводящую область, расположенную на поверхностях первой и третьей диэлектрических областей, третью проводящую область, расположенную на поверхностях второй и пятой диэлектрических областей, диэлектрический слой, расположенный на поверхностях диффузионных областей первого типа проводимости с первую по пятую, вто"ф 7 ц 58 6рого типа проводимости с первой потретью, трех проводящих областей идиэлектрической подложки, причем вдиэлектрическом слое над третьей,четвертой и пятой диффузионнымиобластями первого типа проводимостисоответственно выполнены три отвер -тия, три металлические шины, расположенные на поверхности диэлектрического слоя и в первом, втором и третьемотверстиях соответственно, о т л и -ч а ю щ и й с я тем, что, с цельюповышения степени интеграции элементапамяти, он содержит восьмую и девятуюдиффузионные обпасти первого типапроводимости, расположенные на поверхности диэлектрической подложки,восьмую и девятую диффузионные обла сти второго типа проводимости, расположенные на поверхности диэлектрической подложки между первой и восьмойи второй и девятой диффузионными областями первого типа проводимости 25 соответственно с примыканием к ихкраям, седьмую и восьмую диэлектрические области, расположенные на поверхностях восьмой и девятой диффузионных областей второго типа проводир мости соответственно и поверхностяхвосьмой и девятой диффузионных областей пЕрвого типа проводимости соответственно, вторая проводящая областьрасположена на поверхностях седьмойдиэлектрической области и девятой Э 5диффузионной области первого типапроводимости, третья проводящая область расположена на поверхностяхвосьмой диэлектрической области и 4 О восьмой диффузионнои области первоготипа проводимости.Заказ 4120 Тираж 488ЬНИИПИ Государственного комитета по иэобр ям пр 113035, Москва, Ж, Ра 5 Поди,.сное етениям и открытиушская наб д, 4/ й комбинат "Патент", г, Ужгоро арина, 1 О эводственно-издатель