Ячейка памяти на основе комплементарных моп-транзисторов

. Гариць СССР1987.И.И.и связь идетельство1 С 11/40и ШагуриМ,; Ради7, 7 а,НА ОСНОВСТОРОВ ОМППЕБИ ст ци цифровой ьэовано в й логики, мых БИС, устройстнфор мации ведена сх я т е нагруз ер вые3,адрес- потен- ключелементяднуюлевого го заломикачестве ретий чеика памят лементарных ние быстементов ОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР К АВТОРСКОМУ СВИД(5воно НТАРНЫХ МОП ТРАНЗИ7) Изобретение относится к цифрой технике и может быть использовав микросхемах програмьыруемой логи динамически реконфигурируемых С, микропроцессорах и прочих устрой вах обработки дискретной информаи с использованием оперативного заминающего устройства (ОЗУ) в кастве управляющей памяти. Цель изобтения - повышение быстродействия Изобретение относитсяехнике и может быть испомикросхемах программируемдинамически реконфигурирумикропроцессорах и прочихвах обработки дискретнойс использованием оперативнающего устройства (ОЗУ)управляющей памяти.Цель, изобретения - повьродействия ячейки памяти. ячеики памяти. Поставленная цель достигается за счет введения третьего ключевого элемента 10 на р-канальном Г 1 ОП. При этом ячейка памяти устойчиво функционирует пои записи как Лог, "0", так и Лог, "1", не требуя понижения напряжения питания ячейки до какого-то промежуточного значения, т,е. исключаются по сравнению с прототипом временные потери на переход напряжения питания от одного значения к другому, и наоборот, Пере- заряд точки соединения стоковых областей элементов 3, 4 схемы лог. "0" к Лог, "1" происходит быстрее вследствие "отрыва" элемента 3 от потенциала шины 8 ячейки, что, в своюЩ очередь, приводит к уменьшению раэме- фу ров элемента 5 до размеров элементов фф 3, 4 и, как следствие, ведет к умень- С шению площади, занимаемой ячейкой. На чертеже прики памяти.Ячейка содержит вторыный и ключевой элементынагрузочный и ключевой э4, элемент 5 связи, разрную шины 6, 7, шину 8 нуциала и шину 9 питания,вой элемент 10 ячейки, Явыполнена на основе комптранзисторов. В качестве3, 10 используются р-канапьные МОПтранзисторы, а в качестве элементов2, 4, 5 - и-канальные МОП-транзисторы, Ячейка работает следуюЩим обра 5эом,На шину 6 ячейки подают напряжение Лог, "0", на шину 7 ячейкиЛог. "1", По приходе лог. "1" назатворы элементов 5 и 10 элемент 5открывается, а элемент 10 закрывается. Т.к. элемент 5 без искажения передает Лог. "0", напряжение на затворах транзисторов элементов 1 и 2 шунтируется Лог "0", приходящим с шины6 ячейки. Появление Лог. "0" на затворах транзисторов элементов 1 и 2приводит к включению элемента 1 и выключению элемента 2,Включение элемента 1 вызывает появление Лог. "1" в точке соединениястоковых областей элементов 1 и 2 и,следовательно, напряжение высокогоуровня на затворах транзисторов 3 и4. Появление Лог. "1" на затворахтранзисторов 3 и 4 приводит к выключению р-канального МОП-транзистора 3и включению п-канального МОП-транзистора 4. Вследствие этого заряд,образующийся в точке соединения стоковой области транзистора 10 и истоковой области транзистора 4, рассасывается через транзисторы 4 и 5 наразрядную шину 6, а напряжение в точке уменьшается. По окончании действиясигнала Лог. "1" на шине 7 ячейки,элемент 5 закрывается, а элемент 10открывается, подтверждая напряжениенизкого уровня на истоке элемента 4.При записи Лог, "1" на шину 6 по 11 Пдают напряжение Лог. 1 , на шину 7адреса - Лог. "0", По приходеЛог. "1 д на затворы элементов 5 и 10элемент 1 О закрывается, а элемент 5открывается, Выкпючение элемента 10приводит к отрыву истоковой областиэлемента 4 от общей шины 7 и такимобразом исключает возможность шунтирования высокого напряжения, приходящего с шины 6 через элемент 5 назатворы элементов 1 и 2, Несмотря нато, что элемент 5 передает с искажением напряжения Лог. "1" (Е,-Ц),это, в конечном итоге, не влияет вапереключение элементов 1 и 2, Появле 55ние напряжения высокого уровня назатворе элемента 1 (большего О)приводит,к его включению и появлениюнапряжения Ло г. "0" н а э ат вор ах элементов 3 и 4, элемент 1 при этом закрывается, Появление Лог. "0" на затворах элементов 3 и 4 йриводит квключению элемента 3 и выключению (поцепи затвора) выключенного по истоковой цепи элемента 4. Включение элемента 3 приводит к подтверждению записываемого в ячейку напряженияЛог, "1". По окончании сигнала раз"решения (напряжение на шине 7 ячейки меняется с Лог, "1" на Лог. "0")элемент 5 закрывается, а элемент 10включается. Включение элемента 10 невлияет на схему, т.к, элемент 4 заперт по цепи затвора напряжениемЛог, "О".При считывании информации,Так как ячейка памяти предназначена для работы в качестве ячейки управляющего ОЗУ, то цепи записи и считывания информации следует разграничить. При управлении объектами электронных схем (например, элементамикоммутации или выступая в качествеисточника опорного логического сигнала) выходное напряжение с ячейкиможно снимать с точек; прямой сигнал - точка соединения стоковых областей элементов 3 и 4; инверсныйсигнап - точка соединения стоковыхобластей элементов 1 и 2,По сравнению с прототипом повышается быстродействие ячейки памятипри записи информации путем исключения операции перехода на промежуточное значение напряжения питания призаписи Лог, "1" в ячейку, а также засчет исключения шунтирующего действияэлемента 4, который в момент записиотключается от шины 8 ячейки. Помимо этого, отключение элемента 4 позволяет выполнить элемент 10 минимапь-фных топологических размеров и тем самам скомпенсировать потери ппощади от введения элемента 10 в ячейку памяти.Формула изобретенияЯчейка памяти на основе комплементарных МОП-транзисторов, содержащая первый и второй нагрузочные элементы на р-канальвых транзисторах, первый и второй кпючевые элементы и элементы связи на п-канальных транзисторах, причем стоки транзисторов первых нагруэочного и кпючевого элементов объединены и подключены к затворамавитель А.Ершо едактор Б. федотов Те Корректор С. Чер лиинык аз 12 ираж 352 одписноеткрытиямд. 4/5 КНТ СССР ВНИИПИ Государственного комитета по изобретениям и о 113035, Москва, Ж, Раушская наб.,Производственно-издательский комбинат "Патент", г.ужгоро арина, 101 5 1640738 6транзисторов вторых нагрузочного и вого потенциала ячейки, о т л Н ч а- ключевого элементов и стоку транзис- ю щ а я с я тем, что, с целью пощг тора элемента связи, исток и затвор шения быстродействия, в нее введен которого подключены соответственно третий ключевой элементна р-канапьч5к разрядной и адресной шинам ячеики, ном транзисторе, затвор и исток кото- истоки транзисторов нагрузочных эле- рого подкпючены соответственно к разментов подключены к шине питания ячеи рядной шине и шине нулевого нотенциаки, исток транзистора второго ключе- ла, а сток подключен к истоку транзисвого элемента подкпючен к шине нуле 10 тора первого ключевого элемента.1