Устройство для регенерации информации динамической памяти

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСКРЕСПУБЛИК А,) С 11 С НИЕ БРЕТЕНИЯ ТВУ ВТО МУ СВИДЕТ зовано для регенерации динамическойпамяти. Целью изобретения являетсяповышение быстродействия устройства.Поставленная цель достигается тем,что в устройство введены второйформирователь синхросигнапов, третийтриггер. Блок анализа приоритетовсодержит первый и второй формирователи импульсов, Первый формировательсинхросигналов содержит формировательимпульсов, элемент ИЛИ, распределитель импульсов, элемент задержки.2 з.п, ф-лы, 4 ил . 4455403/2418.078815. 03. 91.С,Л.Улыбин.Крайнова381,327,66Авторское2034, кл. 21) 22) 46) У 1 О(54) УСТРОЙСТВО ФОРМАЦИИ ДИНАМИ (57) Иэобретени тельной технике ДЛЯ РЕГЕНЕРАЦИИ ИСКОЙ ПАМЯТИотносится к вычиможет быть испо хросигналов, первый, второй и третий выходы 13, 14, 15 первого формироватепя синхросигналов, адресный выход 16 устройства, адресный вход 17 устройства, тактовый вход 18 устройства, первый и второй формирователи 19,20 импульсов блока анализа приоритетов, элемент И 21 блока анализа приоритетов, Формирователь 22 импульсов первого Формирователя синхросигналов, элемент 23 задержки, распределитель 24 импульсов и элемент ИЛИ 25 первого формирователя синхросигналов.Устройство работает следующим образом. Изобретение относится к вычислительной технике и может быть исполь эовано для регенерации динамической тся повыоиства.схема ус первого ов и блок ст аммы ра"орои тригг ый триггер хросиг- синхроанализ игнал с в четчик са ре- первый ступает на вхо сбрасывая его с выхода тригг вый вход элеме адрия,теля с ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР памяти.Целью изобретения явлященке быстродействия устрНа фиг. 1 представленаройства, на фиг.2 - схемаформирователя синхросигналанализа приоритетов устроФиг.3 и 4 - временные диаботы устройства.Устройство содержит вт1, третий триггер 2, перв3, второй Формировательналов, первый Формироватесигналов, элемент И 6, блприоритета, мультиплексор9 регенерации, счетчик 10генерации, вход 11 обращевыход 12 второго формиров ца 11 устройства посброса триггера 1, "0". Нулевой сигнал ра 1 поступает на и та И 6, блокируя пр30 40 45 50 55 хождение на блок 7 запроса на регенерацию с выхода триггера 2,Кроме того, сигнал с входа 11 устройства поступает на вход формирователя 4, При поступлении сигнала на вход формирователя 4 на его трех выходах последовательно формируются единичные сигналы, Время между появлением сигналов на первом и втором выходах формирователя 4 (с) определяется временем, необходимым для приема, контроля и преобразования, если надо, информации, приходящей в устройство памяти из процессора, Время между появлением сигналов на втором и третьем выходах Формирователя 4 (с ) определяется из следующего соотношения: где т. - длительность цикла регенерации динамической памяти,г. - длительность цикла обращеЦния к динамической памяти.Сигнал с формирователя 4 поступает на выход 12 устройства и организовывает прием, контроль и при необходимости преобразование информации,приходящей в устройство памяти изпроцессора,Сигнал с второго выхода формирователя 4 поступает на вход установкк триггера 3 и устанавливает его вединичное состояние.Сигнал с выхода триггера 3 поступает на вход обращения блока 7, организованный по принципу Раньшепришел - раньше обслужился".Сигнал с входа формирования сигнала обращения блока 7 (фиг, 2) поступает на второй вход элемента И 21.Элемент И 21 при отсутствии сигнала на первом входе вырабатывает навыходе сигнал "1", который поступаетна Формирователь 20, выход которогоявляется вторым выходом блока 7.Сигнал с третьего выхода формирователя 4 поступает на вход установкитриггера 1 и устанавливает его вединичное состояние. Таким образомснимается блокировка с запроса нагенерацию. Сигнал с второго выходаблока 7 поступает на вход распределителя 24 импульсов и на второй входэлемента ИЛИ 25.Распределитель 24 импульсов имееттри выхода, на которых последовательно появляется сигнал " 1" (фиг,3),5 О 15 20 25 С выхода элемента 25 сигнал поступает на первый выход формирователя 5. Сигналы с первого, второго и третьего выходов распределителя 24 поступают соответственно на второй, третий и четвертый выходы формирователя 5. Выходы 13, 14, 15 являются соответственно выходами выборки строки, записи и выборки столбца. Четвертый выход формирователя 5 соединен с входом сброса триггера 3. На выходе 16 устройства устанавливается адрес обращения к устройству памяти (на фиг.1, 2 не показано).По окончании обслуживания запроса обращения на четвертом выходе формирователя 5 формируется сигнал, сбрасывающий триггер 3 в состояние 0.На вход 18 счетчика 9 регенерации поступают тактовые импульсы. При переполнении счетчика 9 регенерации на его выходе появляется сигнал запроса на регенерацию, который вырабатывается через время равное где Т - период регенерации динамической памяти,и - число строк динамической памяти, Т - время обслуживания устройством обращения от процессора.Сигнал с выхода счетчика 9 регенерации поступает на вход установки триггера 2 и устанавливает егов единичное состояние. Единичный сигнал с выхода триггера 2 поступает навторой вход элемента И 6, Если напервом входе элемента И 6 находится"1", то на его выходе появляется сигнал, который поступает на блок 7 анализа приоритета и далее на формирователь 19 импульсов. Формирователь 19формирует на своих прямом и инверсномвыходах соответственно единичный инулевой импульсы длительность которых равна длительности цикла регенерации (с) динамической памяти, Нулевой сигнал с инверсного выхода формирователя 19 импульсов поступает напервый вход элемента И 21, блокируяпрохождение через этот элемент сигнала от триггера 3, Единичный сигналс прямого выхода формирователя 19поступает на первый выход блока 7анализа приоритета и далее на мульти35213 5 10 15 20 25 30 35 40 45 50 55 5 16 плексор 8 и формирователь 5. Мультиплексор 8 при этом пропускает на свой выход, а следовательно, и на выход 16 устройства адрес регенерируемой строки, приходящей на его второй вход с выхода счетчика 10 адреса регенерации. Единичный сигнал с пеового выхода блока 7 поступает на Формирователь 22, который формирует на своем выходе сигнал, длительность которого равна длительности сигнала выборки строки (фиг, 3). Сигнал с выхода формирователя 22 поступает на вход элемента 23 задержки и первый вход элемента ИЛИ 25. С выхода элемента ИЛИ 25 сигнал поступает на выход 13 устройства. Сигнал с выхода элемента 23 задержки поступает на пятый выход формирователя 5, Сигнал на втором, третьем и четвертом выходах формирователя 5 не формируется. По завершении цикла регенерации на пятом выходе формирователя 5 формируется сигнал, который поступает на вход сброса триггера 2 и вход счетчика 10 адреса регенерации. При этом триггер 2 сбрасывается в "0", а на счет - чике 10 адреса регенерации устанавливается адрес следующей строки, подлежащей регенерации. Таким образом, предлагаемое устройство позволяет проводить регенерацию в моменты пауз между обращениями к памяти, за счет чего повышается эффективное быстродействие. формул а изобретения 1, Устройство для регенерации информации динамической памяти, содержащее первый триггер, блок анализа приоритетов, в,год обращения которого соединен с выходом первого триггера, первый формирователь синхросигналов, вход обращения и вход регенерации которого соединены соответственно с первым и вторым выходами блока анализа приоритетов, первый, второй и третий выходы первого формирователя синхросигналов являются соответственно выходами выборки строки, разрешения записи и выборки столбца устройства, четвертый выход первого формирователя синхросигнала соединен с входом сброса первого триггера, счетчик адреса регенерации, мультиплексор, первый, второй адресные входы которого соединены соответственно с выходом счетчика адреса регенерации, первым выходом блока анализа приоритетов и с выходом счетчикаадреса регенерации, адресный вход ивыход мультиплексора являются адрес -ным входом и адресным выходом устройства, счетчик регенерации, вход которого является тактовым входом устройства, элемент И, о т л и ч а ю -щ е е с я тем, что, с целью повышения быстродействия устройства, оносодержит второй Формирователь синхросигналов, вход обращения которого является входом обращения устройства,первый выход первого формирователя синхросигналов является тактовым выходом устройства, вход установки и вход сброса которого соединены соответственно с третьим выходом и входом обращения второго формирователя синхросигналов, выход второго триггера соединен с первым входом элемента И, третий триггер, вход установки и вход сброса которого соединены соответственно с выходом счетчика регенерации и пятым выходомвторого Формирователя синхросигналов, выход третьего триггера соединен с вторым входом элемента И, входсчетчика адреса регенерации соединенс пятым выходом второго формирователя синхросигналов, вход обращенияблока анализа приоритетов соединен свыходом элемента И,2, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок анализаприоритетов содержит первый формирователь импульсов, вход регенерациии прямой выход которого являются соответственно входом обращения и первым выходом блока анализа приоритетов,элемент И, первый вход которого соединен с инверсным выходом первого формирователя импульсов, второй вход элемента И является входом Формирования сигнала обращения, второй формирователь импульсов, вход обращения которого соединен с выходом элемента И, а выход является выходом блока анализа приоритетов.3. Устройство по и. 1, о т л и ч аю щ е е с я тем, что первый формирователь синхросигналов содержит формирователь импульсов, вход регенерации которого является входом регенерации первого формирователя синхроимпульсов, блок задержки, вход кото758 Зак 1 ираж 34 Подписное Государственного комитет 113035 МосквауКНТ СС по изобретениям и открьггиям