Триггер

сОюз сОВе тскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК уп11 Г. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ нение электронетлана" лямоютина во СССРО, 1984.51, М 14, с,38(71) Ленинградское объединого приборостроения "Св(56) Авторское свидетельстМ 1174987, кл, 6 11 С 11/4Электроника, 1978, трис,3,(54) ТРИГГЕР (57) Изобретение относится к вычисли ной технике и может быть использован создании цифровых интегральных схем на КМД 11-транзисторах, Целью изобретения являешься повышение быстродействия триггера. Иоставленная цель достигаетсл за счет того, что триггер содержит второй и третий ключевые транзисторы 8, 9 и первый и второй шунтирующие транзисторы 10, 11 с соответствующими связями, Перезаряд паразитной емкости выхода первого инвертора 1 при лог. "0" на входе 17 будет производиться быстрее, чем на выходе второго инвертора 2, а при лог. "1 на входе 17 - наоборот. Этим обеспечивается запоминание тригером информации, поступившей на вход 17, и ее выдача на выходах 18, 19 без испос ьзования опорного входа. 1 ил,1674262 Изобретение относится к вычислительной технике, а именно к триггерам, фиксирующим регистрам, и может найти применение при создании цифровых интегральных схем на КМДП-транзисторах,Целью изобретения является повышение быстродействия триггера,На чертеже представлена принципиальная схема триггера,Триггер содержит первый и второй инверторы 1, 2 на КМДП-транзисторах 3 - 6, три ключевых транзистора 7-9 с каналом р-типа, два шунтирукщих транзистора 10, 11 с каналом р-типа, два установочных транзистора 12, 13 с каналом п-типа, шину 14 питания, шину 15 нулевого потенциала, тактовый вход 16, информационный вход 17, выходы 18, 19. Составитель С, КоролевРедактор А, Маковская Техред М.Моргентал Корректор М, Демчик Заказ 2930 Тираж 327 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Триггер работает следующим образом, Пусть в исходном состоянии на шину 16 подан сигнал Лог, 1", В этом состоянии транзистор 7 закрыт, транзисторы 12 и 13 открыты, на входах транзисторов 7 и 8 устанавливается "Лог. 0". На вход 17 подается сигнал записываемой информации, Для записи новой информации на вход 16 подается тактовый сигнал "Лог. 0". При этом транзисторы 12 и 13 закрываются, транзистор 7 открывается. Если на вход 17 подается сигнал "Лог. 0", то транзисторы 8 и 9 открываются и параэитный конденсатор на выходе инвертора 1 (не показан) заряжается через о 1"крытые транзисторы 8-10, 3 и 11 быстрее, чем параэитный конденсатор на выходе инвертора 2 (не показан), так как суммарное сопротивление транзисторов 8- 10 и 3, 11 меньше, чем у транзистора 5, Это обеспечивает переброс триггера в заданное состояние,Если на вход 17 подан сигнал "Лог. 1", го транзисторы 8 и 9 закрыл ы и сопротивление цепи из транзисторов Х 10 и 11 будет 5 10 15 20 25 30 35 40 больше сопротивления транзистора 5. Триггер перебросится в инверсное состояние.Сопротивление каналов транзисторов подбирают за счет их конструкции так, чтобы суммарное сопротивление каналов открытых транзисторов 3, 8-11 было много меньше, а суммарное сопротивление цепи иэ открытых транзисторов 3, 10 и 11 - больше, чем сопротивление канала открытого транзистора 5.Формула изобретения Триггер, содержащий два инвертора на КМДП-транзисторах, два установочных транзистора с каналом п-типа, первый ключевой транзистор с каналом р-типа, исток которого подключен к шине питания триггера, затвор является тактовым входом триггера и соединен с затворами первого и второго установочных транзисторов, истоки которых подключены к шине нулевого потенциала триггера и соединены с входами нулевого потенциала первого и второго инверторов, информационные входы которых соединены со стоками первого и второго установочных транзисторов соответственно и с выходами второго и первого инверторов соответственно и являются выходами триггера, вход питания второго инвертора соединен со стоком первого ключевого транзистора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, он содержит второй и третий ключевые транзисторы с каналом р-типа и два шунтирующих транзистора с каналом р-типа, затворы которых соединены с информационным входом первого инвертора, вход питания которого соединен со стоком первого и истоком второго шунтирующих транзисторов соответственно и стоками второго и третьего ключевых транзисторов, затворы которых объединены и являются информационным входом триггера, а истоки соединены с истоком первого шунтирующего транзистора и стоком первого ключевого транзистора,