Дешифратор

(57) Изобретениетельной технике,торам для запоми тс я к вычи сли но к дешифраустройств с зобретения - ощности дешифсхеме .работа- используемо- повышенным тнос л.35и С.А,Корол(088,8)видетелъств11 С 11/404250570,блик, 1981. а им и СССР1987. потреблВсе инве нижени м ратора. ют от и очника тани о в ра апряже ме, а ием пи тся только один с рвыеИЛИ инверто кие нче ейка 4ентов б емента должен о ст аль ныеГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗ Изобретение относится к вычислительной технике, а именно к дешифраторам для запоминающих устройств с резервированием.Цель изобретения - снижение потребляемой мощности дешифратора,На чертеже приведена структурнан хема дешифратора.Дешифратор содержит пе 1 и вторые 2 ры, элемент 3 и логичес йки 4. Каждая логическая нч состоит из эл И 5, элем памяти на плавких перемычках, двух развязывающих элементов 7 и 8, двух формирователей 9 и 1 О записи и имеет вход 11 разрешения записи ячейки. Формирователи 9 и 10 содержат стабилитрон 12.Предложенный дешифратор является резервным цешифратором микросхемы памяти и предназначен для выборки иэ резервного накопителя строк или столбцов, Для установления соответствия между адресом неисправной строки основного накопителя и выбиПЮБОиП 15946 О 5(51)5 С 11 С 11/40 резерви ованием. ель лемент - элемент ИЛИ. раемой резервной строкой в соответствующую логическую ячейку 4 дешифратора необходимо записать адренеисправной строки основного накопителя путем пережигания плавких перемычек элементов 6. Перемычки элементов 6 пережигаются большим .током, поэтому в каждый момент времени может пережигаться только одна из них. Пережигание перемычек элементов 6 каждой ячейки 4 производится последовательно, например, начиная с разряда А, и кончая разрядом А. Для определенности рассмотрим работу устройства при пережигании перемычек 6, соответствующей разряду А . В1 этом случае на информационный вход А,. подается логический сигнал,соответствующий значению д-го разряда записываемого в ячейку 4 адреса. На все остальные входы, кроме 1-го,подаются сигналы, инверсные сигналу на входе А,. Уровень напряжения лог.1подаваемый на вход А.1быть повышенным а на все1 О 2 О входы - обычным. Порог переключения элемента ИЛИ 3 является повышенным, поэтому он воспринимает "1" обычного уровня напряжения как "0", В результате на прямом выходе элемента ИЛИ 3 прису,ствует сигнал А а на инверсном А . Зти сигналы через соответст 1вующие формирователи 9 и 10 записи и развязывающие элементы 7 и 8 поступают на первые входы соответствующих плавких перемычек элементов 6, При этом на оооих выводах перемычек элементов 6 всех разрядов, кроме 1-го, оказывается одинаковый потенциал, поэтому в данный момент времени они не пережжены,На двух перемычках .элементов 6х-го разряда подано напряжение, Однако та из перемычек элемента 6 1-горазряда, на которую с инвертора 1или 2 подан высокий потенциал не перегорит так как закрывается связанный с ней диод соответствующего развязывающего элемента 7 или 8. Втораяиз перемычек элемента 6 -го разрядаперегорит, что свидетельствует о значении т-го разряда, записываемогов данную ячейку 4 адреса,После программирования на входы11 всех ячеек 4 подается низкий уровень напряжения, отключающий формирователи 9 и 10 записи которые врабочем режиме на функционированиедешифратора не влияют, В результатеопрограммирования входы элемента И 5с помощью неперехокенных перемычекэлементов 6 оказывают:я подключенными к выходам инверторов 1 и 2 в соответствии с тем адресом, по которомуданная ячейка дешифратора срабатывает, При появлении иа:.:нформационныхвходах адреса, залиса. ного в даннойячейке 4, на всех входах элементаИ 5 оказываются 1". Сигналнавыходе данного разряд-:, дешифратораявляется сигналом выборки данной строки накопителя,При этом логический порог инверторов 1 и 2 может быть обычным (не повышенным), следовательно, и питаниеих может осуществляться напряжениемрабочего режима,Технико-экономическое преимущество предложенного технического решениясостоит в снижении мощности, потребляемой дешифратором, Это достигаетсяза счет того, что все инверторы всхеме работают от источника питания,использ ;мого в рабочем режиме, а повышенным напряжением питается толькоодин элемент - элемент ИЛИ,Формула изобретения Дешифратор, содержащий первую и вторую группы инверторов,логические ячейки памяти, причем входы инверторов первой группы являются информационными входами дешифратора, а выходы подключены соответственно к входам инверторов второй группы и являются соответственно информационными входами логических ячеек, каждая из которых состоит иэ элемента И, элементов памяти на плавких перемычках, первого развязывающего элемента, первого формирователя записи, выход которого подключен к входу первого развязывающего элемента,выходы которого подключены соответственно к входам гервой группы элемента И, выход которого является одним из информационных выходов дешифратора,а входы элемента И подключены соответственно к первым выводам плавкихперемычек элементов памяти вторыевыводы которых подключень; соо"ветственно к инверсным выходам инверторов первой и второй групп, о т л ич а ю щ и й с я тем, что, с цельюснижения готребляемой мощности дешифратора, в него введен элементИЛИ, а в кажпую логическую ячейкувторой развязывающий элемент и второй формирователь записи, выход которого подключен к входу второго развязывающего элемента, выходы которо-го подключены соответственно к входам второй .группы элемента И,входывыборки первого и второго формирователей записи обьединены и являютсявходом разрешения записи логическойячейки и входом стробирования дешифратора, информационные входы первогои второго формирователей записи всехлогических ячеек подключены соответственно к прямому и инверсному выходам элемента ИЛИ, входы которого подключены соответственно к информационным входам дешифратора,1594605 Составитель А,ЕршовРедактор О,Головач Техред М.Дидык Корректор Н.Ревск ираж ч 8 дписиое дственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 Про аказ 2833ВНИИПИ Госуда ве н ног о коми113035, Моск та по изобретениям и открытиям при Ж, Раушская наб., д. 4/5