G06F 7/50 — для сложения; для вычитания

Номер патента: 1312566

Опубликовано: 23.05.1987

Автор: Журкин

МПК: G06F 7/50

Метки: к-значный, одноразрядный, сумматор

...схеме токового суммирования, первый и второй выходы второго порогового детектора соединены с входами пятого и шестого токовых отражателей, выход пятого токового отражателя соединен с входом седьмого токового отражателя, выход которого соединен с выходом третьего токового отражателя и подключен к входу четвертого токового отражателя, выход шестого токо-вого отражателя соединен с выходом первого токового отражателя, выход четвертого токового отражателя подключен к входу восьмого токового отражателя, выход которого соединен с выходом суммы сумматора. Входной Значения тока в точках схемы 30 32 3 0 3,5 7,5 4 0 0 4 3 2 0 2,5 1 0 15 0 О 0,5 6,5 4 О 0 4 2 5,5 4 0 0 4 1 1 4,5 4 0 0 4 О 1 1 131256Изобретение относится к вычислительной технике и...

Номер патента: 1312567

Опубликовано: 23.05.1987

Авторы: Заболотный, Максимов, Петричкович, Филатов

МПК: G06F 7/50

Метки: переноса, сумматоре, узел, формирования

...на выходах вторых элементов И-НЕ 12 и ИЛИ-НЕ 14 появляются уровни 1(0), которые открывают пятый 5 и шестой 6 (второй 2 и третий 3) транзисторы и закрывают второй 2 и третий 3 (пятый 5 и шестой 6) транзисторы, при этом на выход формирователя 20 (Ргя ) поступает потенциал шины 22 нулевого потенциала (шины 21 питания), т.е. 0(1), осуществляется режим собственного переноса. При несовпадении логических уровней входных разрядных переменных чет ных разрядов узла формирования переноса на выходе вторых элементов И-НЕ 12 и ИЛИ-НЕ 14 появляются уровни 1 и 0 соответственно, которые открывают транзисторы 3 и 6 и закрывают транзисторы 2 и 5. При этом второй элемент НЕ 8 работает в нормальном режиме, т,е. на истоках его р- (и-) канальных транзисторов...

Номер патента: 1315969

Опубликовано: 07.06.1987

Авторы: Запольский, Зильбергельд, Костинский, Мазикин, Орлова, Подгорнов, Шугаев

МПК: G06F 7/50

Метки: вычитания, запятой, плавающей, сложения, чисел

...операнда, входом 27 второго операнда, выходом переноса сумматора 5 характеристики, выходом младшего разряда второго сдвигового регистра 18, тринадцатым и первым выходами блока 7 управления, входом данных первого регистра 2 мантиссы, входом данных регистра 4 характеристики и входом данных основных тетрад первого сдвигового регистра 17, десятым входом блока управления и первым управляющим входом сумматора 5 характеристики. Вход данных дополнительной тетрады, вход сдвигаемой тетрады, вход управления, вход синхронизации, выход дополнительной тетрады и выход основных тетрад первого сдвигового регистра 17 соединены соответственно с нулевым потенциалом, выходами первого элемента И-ИЛИ 21 и группы элементов ЗАПРЕТ 20, первым и четвертым...

Номер патента: 1320803

Опубликовано: 30.06.1987

Авторы: Орлов, Тихомиров, Шостак

МПК: G06F 7/50

Метки: накапливающий, сумматор

...единицы на управляющей и) -не 8, приемный регистр будет находить.ся в нулевом состоянии. В момент уевтановления на шине 8 уровня яогичесмика ггараллелЬно-последовательногопереключения триггеров э и 6 региг тров однозначно определяется из соот 0: )0 Ч 0 Л Лк 1 )пк 1. 0 к 1 -1(Н): 1-)к-) )/где О, = О, где к -- 1, ш - номерразряда сумматора, )к - значениек-го разряда приемного регистра посяе загрузки в него очередного слагаемого, 0 (О)- значение г-госостояния к - го триггера приемного(накапливающего) регистра, Й ,значение к-го разряда накапливающего регистра после предьгдущего цикла суммирования. 1 ил. кого нуля на )и)формационные входы 10 устройства подается код второго слагбпк )-) ) як - 0 як(-1)(-) )0 ; (Г)) - значение з -го...

Номер патента: 1322261

Опубликовано: 07.07.1987

Авторы: Айдемиров, Исмаилов

МПК: G06F 7/50

Метки: вычислительное, конвейерное

...множимые, и значений выходных (младших ) разрядов этих регистров нд входы блоков 2. Через элементы И-ИЛИ 11 и 12 на входы блоков 21 и 22 подаются в каждом такте коды множимых со сдвигом на соответствующее число разрядов из регистров 12 и 1 причем только через те элементы И-ИЛИ 11 и 12, на входы которых поступают единичные уровни с соответствующих разрядов регистров 1 и 1 э. Таким образом, с выходов элементов И-ИЛИ 11 и 12 на входы блоков 2 поступают частичные произведения, н результате суммирования которых вычисляются произведения соответствующих пар чисел, На остальные входы блоков 2 и на вход элемента 62 задержки как и ранее поступают числа, записанныево входных регистрах 1-1)5, 11+ и 1 которые суммируются с частичными...

Номер патента: 1322262

Опубликовано: 07.07.1987

Автор: Макаров

МПК: G06F 7/50

Метки: последовательно, поступающих, суммирования, чисел

...по этому адре 1322262 4В + С, прищ;В +С .+С при .щ1 в п В и равен сумме последних щ чисел, поступающих последовательно на входы 8 устройства, 25Число щ определяется коэффициентом пересчета счетчика 3 и может быть произвольным. Если щ = 2 , п старших разрядов выходного кода равны среднему арифметическому из щ последова тельно поступивших чисел,Работу устройства в течение одного такта можно проследить по временным диаграммам (фиг, 2). Диаграммы представлены для конкретного устройства, у реализованного на микросхемах серии К 155 при частоте тактового сигнала 2 МГц и длительности 300 нс (диаграмма 1). Состояние счетчика 3 изменяется по заднему фронту тактового сиг нала (диаграмма 2), времяравно длительности переходного процесса в счетчике...

Номер патента: 1322263

Опубликовано: 07.07.1987

Авторы: Булатов, Чистяков

МПК: G06F 7/50

Метки: двух, модуля, разности, чисел

...уменьшаемого первого вычитателя и с входом вычитаемого второго вычитателя, вход второго операнда устройства соединен с входом вычитаемовходами соответственно коммутатора, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, выходы заема старших разрядов первого и второго вычитателей соединены с управляющими входами коммутатора. Составитель В. БерезкинТехред А.Кравчук Рдактор П, Гереши Корректор М, Демчий Заказ 286444 Тираж 672 Подпис ноеВНИИПИ Государственного комитета СССРпо делам изобретшсй и открытий111035, Москва, Ж, Раушская иаб д,4/5 1 ризсодс.заос-пппсп рафич копредприяти, г, Ужгород, ул, Проектная, 4 тического контроля и управления.Цель изобретения - упрощенис устройства,На...

Номер патента: 1325465

Опубликовано: 23.07.1987

Авторы: Варшавский, Мараховский, Тимохин, Цирлин

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...открывающее этот транзистор, а на затворе транзистора 5 - нулевое, в результате чего последний закрыт ина выходе переноса единичное значение(С;= 1). Из этого следует, что на выходе переноса реализуется логическая функцияС;=х;у;/ С; ЬО+у).На затворе транзистора 12, как и на затворе транзистора 6, единичное значение появляется только тогда, когда на обоих входах слагаемых имеются либо нулевые, либоединичные значения (х;= у;=0 или х;===у;= 1). При этом транзистор 12 открыт иединичное значение на выходе суммы (Я;= 1возможно только в случае, если на входе переноса также имеется единичное значение 15 20 25 30 35 40 45 50(С; = 1). Если на затворе транзистора 12 имеется нулевое значение и он закрыт, что возможно при нулевом значении на...

Номер патента: 1328818

Опубликовано: 07.08.1987

Авторы: Аспидов, Гусев, Мисько, Селетников

МПК: G06F 11/30, G06F 7/50

Метки: контролируемый, сумматор

...истинности полногоодноразрядного сумматора. В режиме"Контроль" на вход 7 задания режимаработы подается сигнал, соответствующий логическому "О", а на информационные входы 8 и 9 и вход 10 переноса - сигналы, соответствующие логической " 1". При этом в цепи элементов1 и 6, охваченных обратной связью,возникает генерация. На выходе элемента ИЛИ 6 вырабатывается серия импульсов с периодом Т=41, где- длительность задержки на одном элементе.Эта серия импульсов поступает на первые входы элементов И 3-5, на остальных входах этих элементов присутствуют постоянные сигналы, равные "1".В результате на выходе сумматора 2по модулю два появится серия импульсов, что свидетельствует об исправномсостоянии элементов 1-6. Этот фактможно регистрировать...

Номер патента: 1335981

Опубликовано: 07.09.1987

Авторы: Березенко, Зеленцов, Ильин, Калинин, Корягин, Трушин

МПК: G06F 7/50

Метки: группового, переноса, формирования

...4 на выход 7 1-го 5 30 35 40 45 50 55 МДП-транзистор 25 р-типа, затвор которого подключен к вггходу 17 устройства.Рассмотрим работу устройства при формировании сигнала группового переноса при суммировании гп-разрядных двоичных чисел Л = АЛЛ, и В = В В ,Б,.На вход 14, г-го разряда (г1,2тп) поступает значение А 1, на вход 15; - В на входы 12 и 131 1 соответственно Л, и В,. На входы 21 и 22 поступают соответственно инверсное и прямое значения входного переноса Р и Р. На выходе 17 реализуется функция, соответствующая значению выходного переноса: Рм = (Л,В +(Л + В )(А, В +1335981 41 с = 1,тп, тп - разрядность операндов)соединен со стоком второго ИДП - транэ ис тора п-типа 1 - го разряда, о тл и ч а ю щ е е с я тем, что, с целью упрощения...

Номер патента: 1335982

Опубликовано: 07.09.1987

Авторы: Ерохин, Рогозов, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...транзистора 8, который откроется так как с его базы отбирает)ся 2 1 (его базовый ток равенО2,5 1,) . Отпирание транзистора 8 шунтирует выход транзистора 4 и на выходной шине суммы (разности) появится сигнал Я = М = О. С базы транзистора 6 будет отбираться один дискрет тока, поэтому он закроется (Р 4 = 1), транзистор 7 будет также закрыт, так как с его базы отбирается ток, равный 3 1, (2 а+ Ь, ). Закрытый транзистор 7 не будет оказывать влияние на состояние транзистора 9, поэтому он откроется ,так как с его базы отбирается ток,равный (а, + Ь,) двум дискретам.Открытый транзистор 9 приводит к появлению выходного сигнала заема Ч, =О, т.е. при а, := Ь, = 1; Р;(Ч;) = 0; М = Б = 0 Р = 1 Ч = О.5982 которого соединен с выходом переноми...

Номер патента: 1339552

Опубликовано: 23.09.1987

Авторы: Джалиашвили, Княгинина, Кожемяко, Мартынюк

МПК: G06F 7/50

Метки: алгебраического, сложения, чисел

...к-го разряда сумматора 3. Таким образом, элементом И 44 определяется общая часть двух цифр, на.ходящихся в старших Е-х разрядах регистров 1 и 2, а затем она фиксируется в 1-м разряде сумматора 3.Как только один из старших к-х разрядов регистров 1 и 2 обнулится, единичный сигнал на выходе элемента НЕРАВНОЗНАЧНОСТЬ 45 разрешает прохождение через элементы И 46 или 47 единичных сигналов, соответствующих разности цифр в старших К-х разрядах регистров 1 и 2, которые при наличии единичных сигналов на обоих выходах 27 и 28 узла 7 сравнения и при наличии нулевого сигнала на его выходе 36 через элементы И 49 или 51 поступают на вход элемента ИЛИ 52, т.едобавляются к полученной частичной сумме н К-м разряде сумматора 3, а также на вход элемента И...

Номер патента: 1343409

Опубликовано: 07.10.1987

Авторы: Домбровский, Дуда, Узлова

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...с числом 00 в параллельном сумматоре 2.Если на выходе параллельного сумматора 1 есть отрицательный результатсуммирования чисел А и В, представленный в дополнительном модифицированном коде, на выходе элемента И 7 будет единичный сигнал, так как на выходе элемента И-НЕ 10, выходе знака параллельного сумматора 1 и входе 17 устройства есть единичные сигналы. При этом числовая часть результата, полученного на выходе параллельного сумматора 1, будет суммироваться с числом 11 в параллельном сумматоре 2. В итоге на выходе параллельного сумматора 2 и знаковом выходе параллельного сумматора 1 будет результат С суммирования чисел А и В в обратном модифицированном коде.Если числа А и В представлены в обратных модифицированных кодах, а...

Номер патента: 1348824

Опубликовано: 30.10.1987

Авторы: Баранов, Брюхович, Шикин

МПК: G06F 7/49, G06F 7/50

Метки: матричный, сумматор

...И 65 в прямом виде, т,е,на выходах группы элементов ИЛИ 43формируются коды чисел 1)1и через группу элементов ИЛИ 46на первые входы группы элементов ИЛИ48 и группы элементов И 66 в инверсном виде. В. результате, на выходахгруппы элементов ИЛИ 46 формируются(коды чисел 1),О1Такое представление управляющегооперанда позволяет получить на выходах групп элементов ИЛИ 49, 50 коды1сумм г с сигналами переноса Р1г = (х и 1), ) Гпод 8;11348824 коммутаторы 15 и 16 поступают на соответствующие входы элементов И 36- 38 и элемента ИЛИ-НЕ 69. В том случае, если оба эти сигнала равны "0" или "1", на выходе элемента ИЛИ-НЕ 70 будет нулевой сигнал, а на выходе элемента И 39 - единичный. При этом на выходе группы элементов ИЛИ 55 будет получен код числа...

Номер патента: 1348825

Опубликовано: 30.10.1987

Авторы: Дрозд, Паулин, Полин, Синегуб

МПК: G06F 7/50

Метки: запятой, плавающей, суммирования, чисел

...на О, 1,2 , и разрядов.На выход блока 5 одновременно поступают 2 п-разрядные суммы Б,Я2 п дТаким образом, блок 5 формируетсуммы мантисс Л и В в ко,пичестве 2 п++2, где п-разрядность мантисс Ь и В. Знак выравнивающей разности, модуль выравнивающей разности, сформированные суммы мантисс поступают в блок 6 на входы 12 и 13. Здесь происходит выбор нужной частичной суммы следующим образом: при ху выбирается результат из подготовленных сумм, гд мантисса В сдвигается относительна ьпднтиссы А, при х с у выбирается неэультат из подготовленных частичных сумм, где мантисса А сдвигается относительно мантиссы В. Конкретньги ре;ультат выбора зависит от величины модуля выравнивающей разности, показывающей насколько разрядов одна мантисса сдвинута...

Номер патента: 1348826

Опубликовано: 30.10.1987

Авторы: Грязев, Попов, Степанов

МПК: G06F 7/50, G06F 7/64

Метки: двоичных, суммирования, чисел

...45 устройства для суммирования, например, четырехразрядного накапливающего сумматора 2 и регистра 1, когданеобходимо суммировать многократноодин и тот же двоичный код, например,код числа 15. Дпя этого случая полная емкость накапливающего сумматора2 и регистра 1 равна 2 16, а разФность М для коэффициента 1 с, выбранного в соответствии с указанным ранееусловием, т.е. 1=1, составляет М ==(2 -10 )=6.Если начальные условия таковы,что в регистре 1 постоянно находитсядвоичный код числа 15, а накапливаю5 10 15 20 25 30 35 40 45 50 55 щий сумматор 2 обнулен, то при поступлении первого сигнала на вход 4 код числа 15 будет записан в накапливающий сумматор 2. При поступлении второго сигнала на вход 4 будет осуществляться суммирование кода...

Номер патента: 1352480

Опубликовано: 15.11.1987

Автор: Алюшин

МПК: G06F 7/50

Метки: логический, матричного, умножителя, элемент

...и-транзистора 37, исток которого соединен с истоком тринадцатого-транзистора 36 и1352480 10 стоком шестнадцатого й - транзистора 39Устройство работает следующим образом.На шины 11,2, 40-43 поступают нулевой - второй разряды первого операнда, на шины 3,14, 44-47 поступают нулевой - второй разряды второго операнда.На выходной шине 5 формируется результат логической операции в соответствии с таблицей истинности. Формула изобретения Логический элемент матричного умножителя, содержащий шесть р-транзисторов, четыре п-транзистора, прямые и инверсные шины нулевого разряда первого и второго операндов, инверсную шину результата, шину питания, общую шину, затвор первого ртранзистора соединен с прямой шиной нулевого разряда первого...

Номер патента: 1354185

Опубликовано: 23.11.1987

Авторы: Алюшин, Максимов, Петричкович

МПК: G06F 7/50

Метки: сумматор-накопитель

...Опоявляется ня ьыходе 17.2 через вре. - мя Т, и записывается в выходнои регистр 4.2 по заднему Фронту инверснсго сигнала с выхода 1 Ч.1/2 разрядов второго операнда А поступают на вход сумматора 2.2, где складываются с разрядами первого операнда А. Результат Б появляет 2ся на выходе 17.2 и записывается в регистр 3.2 по заднему Аронту тякто 1354185ного импульса. Одновременно в триггер 5.2 записывается перенос из второй секции РНа выходах 11,2 регистра 4,2 ре 5 зультат сложения предшествующих чисел появляется с задержкой на один такт Т относительно информации 11.1.Сумматоры остальных секций складьг нают и накапливают перенос второй секции от сложения М операндов. Аналогичным образом работает последняя секция, Она обрабатывает все...

Номер патента: 1355973

Опубликовано: 30.11.1987

Авторы: Безмен, Гриневич, Ментюк, Семашко

МПК: G06F 7/50

Метки: логический, многофункциональный, элемент

...третьего 4 И элемента 20, третьим входом второго 4 И элемента 19,вторым входом первого 4 И элемента 18и четвертым входом четвертого 4 И элемента 21, выход которого соединен счетвертым входом 5 ИЛИ элемента 26,выход пятого 4 И элемента 22 соединенс пятым входом 5 ИЛИ элемента 26, выход которого соединен с вторым входомэлемента РАВНОЗНАЧНОСТЬ 6, выходвторого ИЛИ-НЕ элемента 24 соединенс третьим входом пятого 4 И элемента22, четвертым входом второго 4 Иэлемента 19 и третьим входом первого 4 И элемента 18, выход третьегоИЛИ-НЕ элемента 25 соединен с четвертым входом пятого 4 И элемента 22и четвертыми входами первого и третьего 4 И элементов 18 и 20.Устройство работает следующим образом.На шины 1, 2, 27 и. 28 подаетсячетырехразрядный...

Номер патента: 1357945

Опубликовано: 07.12.1987

Авторы: Варшавский, Мараховский, Тимохин, Цирлин

МПК: G06F 7/50

Метки: моп-транзисторах, одноразрядный, сумматор

...(С; = 0). При единичном значении на входах обоих слагаемых (Х= У; = 1) на затворе транзистора 8, как и на затворе транзистора 5, имеется единичное значение и он открыт, но из-за того, что такое же значение имеется и на стокеэтого транзистора, это не вызывает уменьшения значения на выходе переноса. Теперь при нулевом значении на выходе суммы, что возможно только при нулевом значении на входе переноса (С ,= 0), транзистор 9 закрыт и на выходе переноса единичное значение (С; = 1), При единичном значении на выходе суммы (Я; = 1), возможным только при единичном значении на входе переноса (С.,= 1),транзистор 9 открыт, но закрыт транзистор 10, на затворе которого имеется нулевое значение, вследствие того, что транзистор .7 открыт...

Номер патента: 1363189

Опубликовано: 30.12.1987

Авторы: Заболотный, Максимов, Петричкович, Филатов

МПК: G06F 7/50

Метки: переноса, узел, формирования

...6(8).Приэтом, если на вход. переноса соответствующего разряда подается "1", тона его выход подается "О по цепи"транзистор 5(7) -и-канальный транзистор первого 9(второго 10) элемента НЕ".2. Режим формирования сквозногопереноса в соответствующем разряде(старшем или младшем) возникает принесовпадении сигналов на входах разрядных переменных, т,е, на входах15, 16 И(ИЛИ) 17, 18, При этом навыходах элементов И-НЕ (ИЛИ-НЕ) образуется 1(0), которая открывает транзисторы 1, 3, 5 и 7 и закрывает2, 4, 6 и 8. Таким образом, на истоках р- и-канальных транзисторов первого 9, второго 10 элементов НЕ подаются потенциалы шины 21 питанияобщей шины 22, т.е, цепь переносаобразуется из цепочки инверторов,Входной перенос, поступая на вход 20формирователя,...

Номер патента: 1363190

Опубликовано: 30.12.1987

Автор: Дьяченко

МПК: G06F 7/50

Метки: сумматор

...электрической схеме. (Фиг.2) сумматор 20 содержит четыре МДП-транзистора 11- 4 с каналом р-типа проводимости, четыре транзистора 15-18 п-типа и шесть элементов НЕ (инверторов) 19- 24. 25Работа сумматора иллюстрируется с помощью таблицы. При значении управляющего сигнала С 1= выполняются Функции сумматора, при Я=О - вычитателя. В таблице приведены состояния тран- З 0 зисторов 11-18 при различных комбина 90 2циях входных сигналов: П-проводящее (открытое), 3 - закрытое,Формула изобретения Сумматор, содержащий два элементаНЕРАВНОЗНАЧНОСТЬ и мультиплексор, вы"ход которого является выходом переноса сумматора, входы первого и,второго операндов сумматора соединены свходами первого элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с...

Номер патента: 1363191

Опубликовано: 30.12.1987

Авторы: Малиночка, Рощинский, Титов, Титова

МПК: G06F 7/50

Метки: последовательный, сумматор-вычитатель

...выполнения операции сложения будет присутствовать сигнал лог,"0", так как четвертый и пятый элементы И 4,5 блокируются сигналом лог, "0" входа 23 вычитания, а шестой элемент И 6 закрыт нулевым потенциалом с прямого выхода второго триггера 13.После смены выполняемой операции, что определяется появлением сигналалог,"0" на входе 22 и сигнала лог, "1" на входе 23, на выходе первого элемента ИЛИ 7 генерируется сигнал3 13 бЗ лог. "1" функции возбуждения 1 триггера 12 до тех пор, пока по прямому входу 14 первого операнда поступают единичные биты уменьшаемого, а первый триггер 12 находится в единичном состоянии. Если же хотя бы одно из указанных условий не выполняется или поступает единичный бит вычитаемого по прямому входу 1 б второго...

Номер патента: 1363192

Опубликовано: 30.12.1987

Автор: Дьяченко

МПК: G06F 7/50

Метки: суммирующе-вычитающее

...элемента 3, другие входы которого подключены соответственно к шинам 5 и 8второго 11 и третьего 0 входныхсигналов устройства, а выход подключен к шине 9 выходного переноса-заема устройства,Схема устройства работает следующим образом.На входы 4 и 8 коммутируется прямой или инверсный код первого операнда (А;), а на вход 5 - прямойили инверсный код второго операнда(В;) в зависимости от выполняемойоперации. В результате на выходеэлемента РАВНОЗНАЧНОСТЬ 2 Формируется значение суммы-разности (8 ), ана выходе мажоритарного элемента 3 значение сигнала выходного переносазаема (Р. ),Функция мажоритарного элемента 3описывается формулой где а,Ь,с - входы мажоритарногоэлемента.Работа устройства иллюстрируетсятаблицей. 15При реализации двоичного...

Номер патента: 1368875

Опубликовано: 23.01.1988

Авторы: Авгуль, Мищенко, Татур, Терешко, Федченко

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...функция, соответствующая значению суммы-разрядности в д-м двоичном разряде, на выходе 15 логическая функция, соответствующая сигналу переноса-заема в (+1)-й разряд.Коды настроек на выполнение восьми арифметических операций приведены в таблице.Достоинством предлагаемого устройства являются широкие функциональные возможности, простая конструкция, однородная структура и высокое быстродействие. 2 ормула изобретенияОдноразрядный сумматор-вычитатель, содержащий элементы РАВНОЗНАЧНОСТЬ, причем вход -го разряда первого операнда сумматора-вычитателя, д=1, п, п-разрядность операндов соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с первым настроечным входом сумматора-вычитателя, а выход соединен с...

Номер патента: 1370652

Опубликовано: 30.01.1988

Авторы: Дьяченко, Коваленко, Костромов, Седов, Соколов

МПК: G06F 7/50

Метки: матричного, умножителя, ячейка

...инвертора 10, исток итранзистора которого соединен с выходом четвертого инвертора 9 и истоком и-транзистора восьмого инве -ора 3013, входная шина переноса 3 соединена с входом пятого инвертора 10, выход которого соединен с входом шестого инвертора 11 и истоком и-транзистора седьмого инвертора 12, истокр-транзистора которого соединен с выходом шестого инвертора 1 и входомвосьмого инвертора 13, выход которого соединен с входом второго инвертора 7, входная шина 14 соединена с 40входом седьмого инвертора 12, выходкоторого соединен с входом первогоинвертора 5, вход седьмого инвертора 12 соединен с истоком р-транзистора восьмого инвертора 13. 45 Устройство работает следующим образом. На шины 1 и 2 поступают операнды а и Ь, На шину 3...

Номер патента: 1374215

Опубликовано: 15.02.1988

Автор: Паленков

МПК: G06F 7/50

Метки: накапливающий, сумматор

...5 к выходу сумматора 3, гдесформирован остаток Ч-Ъ+а+а(Й)-Ч==а(С)-Ь+а. Следующий тактовый импульсзаписывает остаток в регистр, и навыходе триггера появляется импульспереполнения,Сигнал переполнения сумматора 3формируется при условии, что суммачисел а(С) и а больше емкости сумоИматора, т.е. а(С)+аи, где Ч=2и - количество разрядов сумматора.Число а которое формируется на выходе сумматора 2, поступает на одцниз входов сумматора 3 и не зависитот поступления тактовых импульсов навход накапливающего сумматора, а зависит только от чисел а и Ь, На вто 1ВНИИПИ Заказ 603/45Произв,-полигр. пр-тие 742152 рой вход сумматора 3 поступает накапливаемая сумма а, значение которой возрастает на число а при поступлении тактового импульса. Очевидно, что...

Номер патента: 1374216

Опубликовано: 15.02.1988

Авторы: Авгуль, Дубовик, Супрун, Якуш

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...и четвертыйческих входы сумматора соединены соответственно с первым, вторым и третьим входами первого элемента сложения помодулю два, второй вход сумматора4 О подключен к входу элемента НЕ, о т -. л и ч а ю щ и й с я . тем, что, сцелью упрощения, сумматор содержитО О второй и третий элементы сложенияпо модулю два и элемент РАВНОЗНАЧО О 45 НОСТЬ, входы которого подключены квыходу элемента НЕ и третьему и четО О вертому входам сумматора, цходы второго элемента сложения по модулю дваО 1 соединены с выходами элемента РАВНОЗНАЧНОСТЬ второго элемента И и втоО О рым входом сумматора, а выход соединен с выходом младшего переноса сумО 1 матора, первый вход которого подключен к первому входу третьего элемента1 55 сложения по мОДУлю ДВа, Второй...

Номер патента: 1374426

Опубликовано: 15.02.1988

Авторы: Станьков, Шишов, Шпилев

МПК: G06F 7/50, H03K 23/66

Метки: дробной, емкостью, накопитель, переменной, цифровой

...входы мультиплексора 12 непрерывно поступают коды М и М + р соответственно. Если сигнал на управляющем входе мультиплексора 12,поступающий с выхода управляемого делителя 13 частоты, равен нулю,то на второй вход сумматора 1 поступает код М. Сумматор 1 суммирует код М с входным кодом К, поступающим с шины 7, На выходе сумматора 1 образуется код К + М, в результате чего на первый и второй информационныевходы мультиплексора 2 поступаютсоответственно коды К и К + М. Покасигнал переноса сумматора 3 равеннулю на управляющий вход мультиплексора 2 в каждом такте работы накопителя поступает ноль и на выход мультиплексора 2 пропускается код К, который по тактовым импульсам записывается в накапливающий регистр 5.Код К суммируется в...

Номер патента: 1376080

Опубликовано: 23.02.1988

Авторы: Лысиков, Шумейко, Яковлев

МПК: G06F 7/50

Метки: запятой, плавающей, сложения-вычитания, чисел

...3 формирует код нормализации, равный единице, и сдвигатель 2 сдвинет результат. сложения вправо на одну тетраду с записью в младший разряд старшей .тетрады С(поступающий на вторую группу информационных входов сдвигателя 2), а затем нормализованный результат сложения поступает на информационные выходы 12 устройства,Режим вычитания.Шифратор 3 анализирует значение выходного переноса С который поступает с выхода блока 4. Если С =О, то результат вычитания отрицателен й находится в дополнительном коде. Сигнал Си соответственно инверсный ему .сигнал Споступают на первый вход блоков 5 предсказания нулевых тетрад и блокируют работу элементов .И 32-36, разрешая при этом работу элементов И 37, 38, в соответствии с выражением (2), которые...