G06F 7/50 — для сложения; для вычитания

Номер патента: 1270757

Опубликовано: 15.11.1986

Авторы: Домбровский, Дуда, Немиш, Узлова

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...15 ное, а число 4 положительное или отрицательное, то на выходе элемента И 5, а следовательно, и на выходах элементов ЗАПРЕТ 14, ИЛИ 10, 11, будут нулевые сигналы. При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа 4 с числом 00. При поступлении сигнала на вход25 18 разрешения суммирования в накапливающем сумматоре 1 будет осуществляться суммирование числа В , хранящегося в накапливающем сумматоре 1, с числом, числовая часть которого сформирована на выходе параллельногоЗО сумматора 2, а знак тот же, что .и у числа 4 . При этом единичный сигнал на входе 24 переноса младшего разряда накапливающего сумматора 1 есть только в том случае, если на выходе 22 переноса накапливающего сумматора 1 и на...

Номер патента: 1272328

Опубликовано: 23.11.1986

Автор: Черников

МПК: G06F 7/50

Метки: сложения

...сигналов не иэм образом достигается ратных затрат на 157 быстродействия устропроцессоисполрах длном м ации в реал лью изобреустройства ая цель дос дый разряд ЕТ, что поэудовогоо-физичес для тиг уст вол во ССС1982.СССР1977,му элемент Ряд кас 4) УСТРОЙСТВО ДЛЯ СЛОЖЕ вых ;ким ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Московский ордена ТрКрасного Знамени инженернкий институт(56) Авторское свидетельстУ 920707, кл, С 06 Р 7/50,Авторское свидетельствоВ 673035, кл. С 06 Р 7/50,57) Изобретение относится к областиычислительной техники и может быть аждого разаемая трех- в каждом типа 2 ИИЛИ.ажения для еняются.Тасокращениебез снижейства 1 ил1272328 3второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, его инверсный вход соединен с выходом...

Номер патента: 1273917

Опубликовано: 30.11.1986

Авторы: Исаева, Исмаилов, Темирханов

МПК: G06F 7/50, H03M 7/00

Метки: разрядных, суммирования, чисел

...И 3 подается второй разрядный срез слагаемых 01101. По указанному адресу из блока 1 считывается слово 101, первый разряд которого "1" без задержки подается на вход элемента И 4, . .а остальные разряды " 10" через элементы 7 задержки группы - на первые входы элементов И 5 третьей группы. К приходу второго импульса по первому входу 12 синхронизации устройства на первых входах элементов И 4-6 сформируется ассоциативный признак "1 11 00", который с приходом импульса по входу 55 12 подается через выходы соответствую. щих элементов И 4-6 на признаковые входы блока 2, из которого считыва 917ется слово 101, первый разряд которого "1" является вторым разрядом искомой суммы.В течение третьего импульса, поданного на вход 11 синхронизации...

Номер патента: 1273918

Опубликовано: 30.11.1986

Авторы: Золотовский, Коробков

МПК: G06F 7/50

Метки: вычитания, сложения

...первый вход которого 0 соединен с четвертым разрядом выхода суммы четырехразрядного комбинационного сумматора, второй и третий разряды выхода суммы которого соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, входы разрядов второго операнда устройства соединены соответственно с первым, вторым, третьим, четвертым информационными входами блока инверсии, о т л и ч а ю - щ е е с я тем, что, с целью упрощения устройства, в каждую тетраду введены первый, второй, третий элементы НЕ, четвертый, пятый, шестой элементы З 5 ИЛИ, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый элементы И, причем второй разряд выхода суммы четырехраэрядного...

Номер патента: 1273919

Опубликовано: 30.11.1986

Автор: Гришко

МПК: G06F 7/50

Метки: двоично-десятичной, двоичной, системе, сложения, счисления

...системе счисления, содержащее первый и второй триггеры знаков, узел сравнения ЗО знаков, первый, второй и третий элементы ИЛИ первой группы, первый, второй, третий элементы И первой группы, первый элемент НЕ первой группы, перВую группу из ДВух дешифратороВ 35 нуля, причем первые входы первого и второго триггеров знака соединены с первыми разрядами знаков соответственно первого и второго операндов устройства, первый и второй входы узла сравнения знаков соединены с первыми выходами соответственно первого и второго триггеров знака, первый, второй, третий входы первого элемента ИЛИ первой группы соединены 5 соответственно с выходами первого, второго, третьего элементов И первой группы, отличающееся тем, что, с целью увеличения...

Номер патента: 1275428

Опубликовано: 07.12.1986

Авторы: Габышева, Гиль, Нестерук, Фомин

МПК: G06F 7/50, G11C 11/14

Метки: сумматор

...второй группы расположено по Квыходных каналов второй группы, следовательно, по этим каналам может поступить от одного до Кдоменов, что соответствует минимальному и максимальному остаткам от деления линейной суммы на модуль сумматора. Если на пути продвижения ЦЩ в канале вывода ЦМД имеется дополнительная динамическая ловушка ЦМД второй группы, содержащая домен, то вследствие наличия сил магнитостатического взаимодействия между доменом в дополнительной динамической ловушке и доменом в канале вывода ЦМД последний поступает в канал принудительного продвижения ЦЩ, магнитосвязанный с данной дополнительной динамической ловушкой ЦМД 9, и далее по каналу разрушения ЦМД 12 в аннигилятор 13 ЦМД. Таким образом, на выход сумматора поступают только...

Номер патента: 1275429

Опубликовано: 07.12.1986

Автор: Журкин

МПК: G06F 7/50

Метки: сумматор

...и контрольные точки 2135. Пороговые детекторы и токовыеотражатели построены на а-р-и-транзисторах с инжекционным питанием вцепь базы. Предлагаемый сумматор осуществляет суммирование семи одноразрядных двухуровневых операндов и формирование цифры суммы и двух раэря"дов переноса. При построении многоразрядного сумматора на базе данного выход 11 сумматора каждого З.-горазряда подключается к входу сумматора (д+1)-го разряда, а выход12 - к входу (3.+2)-го разряда.Сумматор работает следующим об"разом.На входы 9 подаются двузначныесигналы аргументов, которые поступают на входы четных пороговых детекторов, Причем семь двузначных входов приводят к возникновению на каждой группе входов 9 набора значенийтоковой суммы: (О 1 2 3 4 5 6 7). 75429...

Номер патента: 1275430

Опубликовано: 07.12.1986

Автор: Журкин

МПК: G06F 7/50

Метки: инжекционных, одноразрядный, сумматор, элементах

...1 О переноса, На чертеже показаны также контрольные точки 11-19. Пороговые детекторы и токовые отражатели выполнены/на и-р-и"транзисторах с инжекционным питанием в цепь базы, При этом на выходе 9 реализуется функция 1 сзначной суммы трех операндов, а на выходе 10 - функция двузначного переноса. Два из трех входных операндов являются Е-значными, а третий, в качестве которого подается входной перенос, - двузначным.При произвольном К в базы транзисторов, образующих токовые отражатели 15 Одноразрядный сумматор для К 4 работает следующим образом. Входные сигналы операндов на входах 1 и 2 принимают значения из ал фавита Е = ( 0,1,2,3), а на входе 3,обозначающем перенос из предыдущегоразряда, принимают значения из Е==0,1 . Тогда...

Номер патента: 1277095

Опубликовано: 15.12.1986

Авторы: Исмаилов, Омаров

МПК: G06F 7/50

Метки: двоичных, разрядных, суммирования, чисел

...код соединена соответственно с выходами элементов Ивторой группы, первые входы которых соединены с первым синхровходом устройства, а вторые входы -с входами соответствующих слагаемыхустройства, нечетные выходы преобразователя двоичного кода в уплотненный код, кроме выхода старшего разряда, соответственно соединены с пер.выми входами сумматоров .по модулюдва, четные выходы преобразователя 40двоичного коца в уплотненный кодсоответственно соединены с вторымивходами сумматоров по модулю два ис входами соответс".вующих элементовзадержки группы, выходы сумматоровпо модулю два соединены с входами 4элемента ИЛИ, последний вход которого соединен с выходом старшего разряда преобразователя. двоичного кодав уплотненный код, выход элементаИЛИ...

Номер патента: 1277096

Опубликовано: 15.12.1986

Автор: Журкин

МПК: G06F 7/50

Метки: инжекционных, одноразрядный, сумматор, элементах

...питанием н цепь базы.При 1-4 в базы транзисторов образующих токовые отражатели 4-6 и пороговые детекторы 7 и 8, инжектируются токи, соответствующие 7, 3, ,4. 4и 1 единицамПри произвольном к в базы транзисторов должны инжектироваться токи,соответствующие 21 к, 1-1, 1 с, К иединицам,Для насыщения соответствующеготранзистора необходим входнои ток35в одну единицу При этом токовыйотражатель своим выходом может отводить инжекционныи ток с входа последующего элемента, равный току, поступающему на его вход, а открытый4 впороговый детектор может отводитьвесь инжекционный ток с входа по"следующего элемента,Одноразрядный сумматор для Кработает следующим образом.45На входах 1 и 2 операнцы принимают все возможные значения из множества Е...

Номер патента: 1277097

Опубликовано: 15.12.1986

Авторы: Галкин, Голубицкий, Даев, Иванов, Лискин

МПК: G06F 7/50

Метки: вычитания

...будет сигнал в виде логического нуля, а на выходе первого элемента И 11 - в виде логической единицы. Сигнал в виде логического нуля с выхода второго элемента НЕ 15 блокирует второй элемент И 12, На выходе 23 знака разности получается сигнал в виде логического нуля. На вы 10 ходах первого б и второго 7 элементов ИЛИ будут сигналы в виде логической единицы. На выходах первого элемента ИЛИ-НЕ 8 и первого элемента НЕ 14 присутствуют сигналы в виде логического нуля, Следовательно, на первую группу входов сумматора 1 поступает нулевой код, а на вторую группу - инверсный код числа нуль, На выходах разрядов сумматора 1 образуется нулевой код, который проходит на выходы 22 разрядов устройства. Если на шине 19 задания режима работы...

Номер патента: 1278836

Опубликовано: 23.12.1986

Авторы: Деев, Рахов

МПК: G06F 7/50

Метки: константой, сложения, числа

...в следующее состояние и осуществляет далее суюптрование очередной циФры числа с переносом. Длительность возбужденного состояния одновибратора устанавштвается такой, чтобы сигнал следующей1 щФры успевал пройти через соответтвующнй узел 10 и возбудить очеедное состояние автомата, а узел 10 20 25 40 45 50 55 предшествующего, состояния к моментуприхода следующей циФры должен заФормула изобретения Устройство для елокения числа с константой, содержащее элементы И и ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона представления константы, устройство содержит ЯК+1 +1) управляемых узлов, где К,1, определяют границы диапазона -К,Т. представления константы, а каждый управляемый узел содержит и элементов И, элемент ИЛИ,...

Номер патента: 1287147

Опубликовано: 30.01.1987

Авторы: Заболотный, Косоусов, Максимов, Петричкович

МПК: G06F 7/50

Метки: переноса, сумматоре, узел, формирования

...транзисторы 6 и 11не препятствуют транзисторам 7 и 11соответственно Формировать на ихстоках логические уровни соответственно "1" и "0", При этом первый 13и второй 14 элементы НЕ формируютуровни соответственно 1 и 0, запирающие транзисторы 1 О и 4, Транзисторы 9 (если р, =0) или 3 (еслир, =1) Формируют на выходе 15 сигнал,инверсный сигналу, установленному навходе 20 переноса,Работа узла формирования переносав сумматоре иллюстрируется таблицейсостояний транзисторов и соответствующим этим состояниям логическимзначениям выхода 15 переносаТаким образом, узел Формированияпереноса в сумматоре реализует булеву функциюр=аЬ+ар +Ьргде а, Ь, р, - сигналы на входах 18,19 и 20 соответственно.Ф о р м у л а изобретенияУзел формирования переноса в...

Номер патента: 1287148

Опубликовано: 30.01.1987

Авторы: Кроитор, Руснак, Черноуцан

МПК: G06F 7/50

Метки: вычитания, сложения

...заема для разности А-В и формирование сигналов сравнения операндов по модулю р еалиэуе тся узлами 1 4 и 1 9 в соответс твии с выражениями1 Полуэаем из 3.-ого в (х+1)-й разряд формируется узлом 18 в соответствии с выражениями:(7) 50 5 12871Для разности В-А справедливы следующие равенства;15 где Р. в ,1-е значение -ого разря,)1(2да полуразности В-А;С.;) - К-е значение сигнала полузаема из -ого в (+1)-й разряд для разности В-А.Для получения окончательной разности В-А блок 6 в каждом разряде реализует следующие переключательные функции, с учетом равенства (9): С =С ЧЭ С Ч 13 от т,т/г о,т(2 то,т/г от,т/д оо,т/г 11 1 1С =С Ю С,Л т) 2 ог т/о 027/2 017/2 ОЯ 1(г от т(а 1Блок 2 в зависимости от знаков о(РЫ операндов иЫ, операции...

Номер патента: 1288690

Опубликовано: 07.02.1987

Автор: Азаров

МПК: G06F 11/16, G06F 7/50

Метки: вычисления, исправлением, ошибок, функции

...- на вход разрешения записи регистра 5, кроме того, "1" появляется на входе обнуления трехразрядного счетчика 10 бла годаря наличию "1" на выходе элемента И 27 и "0" на выходах элементов И 28 и 30.С приходом очередного синхроимпульса трехразрядный счетчик 10 обнуляется, триггер 16 переключает.ся в "1", к содержимому счетчика 8 импульсов прибавляется н 1 н, в регистре 5 имеется первый результат А, в регистре 6 - второй результат А, в регистре 7 - Г (А,), а на выходе узла 19 свертки по модулю три - Р (А ), Далее при отсутствии сигнала ошибки на выходе четвертого узла 14 сравнения с приходом следующего синхроимпульса к содержимому счетчика 8 импульсов прибавляется "1" в регистр 5 записывается второй результат А с выхода регистра 6, в...

Номер патента: 1288691

Опубликовано: 07.02.1987

Авторы: Аспидов, Двенахов, Емельянов, Мисько

МПК: G06F 7/50

Метки: сумматор-вычитатель

...связями.Сумматор-вычитатель функционирует следующим образом, 35При подаче на шину 4 управляющего сигнала Константа" устройство реализует функцию сложения двух двоичных чисел с учетом переноса согласно таблице. При подаче на шину 4 управляющего сигнала "Константа" устрой- ство реализует функции вычитания двух двоичных чисел с учетом заема согласно таблицы. Информационные переменные подаются на шины 1-3, при этом через время, определяемое глубиной схемы (Зс, где с -задержка на одномэлеменТе схемы), на выходах 8 и 11 устройства реализуют функции сложения (вычитания), Например, при подаче на шины 1-3 кода 11110, на шину 4 - "Константы" на выходе элемента 5 получают сигнал "Константа", на выходе элемента 6 - сигнал "Константа", на выходе...

Номер патента: 1288692

Опубликовано: 07.02.1987

Авторы: Гузенко, Лисник, Подковко, Стасюк

МПК: G06F 15/31, G06F 7/50

Метки: вида, воспроизведения, зависимостей

...иматриц у; и т , которые подаются напервые входы Б-х сумматоров 9 и 10соответствующих групп. И, наконец, навыходах 1-х сумматоров 9 и 10 блоков1.в, 2,вобразуются значения 1-х-п 11 П -(ипстолбцов матриц 2 п и 2 3,которые подаются на вторые входы (в++ )-х сумматоров 9 и 10 своих блоков1, на выходах которых образуются знаа Очения 1-х столбцов матриц Я Я и которые поступают на входы сумматора3, на выходе которого реализуется алгебраическая сумма столбцов матрицО П ЩЧ и Ч благодаря чему на его выходе и соответственно на выходе 8устройства образуется искомое решение.Благодаря параллельной структуреустройства искомое решение получаетсяза один такт, длительность которогоравна задержке сигнала между входоми выходом устройства.Например, в...

Номер патента: 1290298

Опубликовано: 15.02.1987

Авторы: Быков, Гусаков, Корягин

МПК: G06F 7/38, G06F 7/50

Метки: арифметическое

...На выходах 14 получим разность двух чисел, а на выходе 18 - сигнал выходного переноса.Таким образом, результат операции не зависит от вариации поступления чисел на входы А и В, знаки чисел и их величины анализируются самим устройством, операции сложения и вычитания выполняются без применения дополнительного кода. В каждой операции вместе с результатом сложения или вычитания выдается результат сравнения чисел по модулюаУстройство, представленное на фиг.З, осуществляет выдачу прямого12902кода суммы или разности в нечетныхразрядах выхода и инверсного кода вчетных разрядах. формула изобретенияАрифметическое устройство, содержащее узел формирования суммы и разности, узел формирования переноса и первую группу сумматоров по модулю два, причем...

Номер патента: 1290300

Опубликовано: 15.02.1987

Авторы: Минченко, Паулин, Полин, Синегуб, Шабадаш

МПК: G06F 7/50

Метки: двух, запятой, плавающей, суммирования, чисел

...сдвига поступает нулевое значение с коммутатора 11. Далее сдвинутая и несдвинутая мантис сы с выходов соответственно сдвигателей 5 и 6 складываются на сумматоре 7 мантисс. При ХУ мантисса первого операнда сдвигается на сдвигателе 6 на величину разности, поступающей с выхода вычитателя 4 через коммутатор 11 на нход кода сдвига сдвигателя 6. Мантисса второго операнда проходит через сдвигатель 5 без сцвига. С выхода сумматора 7 мантисс и коммутатора 10 мантисса и порядок результата поступают н блок 8. В блоке 8 выбирается необходимая старшая или младшая половина суммы, результат корректируется (нормализуется вправо) но избежание переполнения мантиссы суммы и передается на выход 16 устройства.Формула изобретенияУстройство для суммирования...

Номер патента: 1291968

Опубликовано: 23.02.1987

Автор: Власов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...период второго временного такта ( ) продолжает формироваться ираспространяться в сторону старшихразрядов потенциал сквозного переноса. Распространение сигнала переноса30должно завершиться до начала следующего временного такта,По третьему временному такту (э)выполняется ЭО второго сложения помодулю два. Для выполнения этой ЭОна вход 17 подается исполнительныйимпульс. Если в данный двоичный разряд из младшего разряда сумматорана второй вход И 10 поступил потенциал переноса, то исполнительный40импульс по цепи И 10, ИЛИ 4 посту,пает на первые входы И 7 и 8 и выполняет инвертирование триггера 11. Наэтом операция"сложения завершается.45Результат суммирования двух чиселбудет храниться в триггерах 11. В момент выдачи результата сложения...

Номер патента: 1291969

Опубликовано: 23.02.1987

Авторы: Заболотный, Максимов, Петричкович, Филатов

МПК: G06F 7/50

Метки: переноса, сумматоре, узел, формирования

...формирование на выходе Р сигнала, инверсного по отношению к Р1В табл. 2 показаны состояния транзисторов третьего 3, 4, 7 и 8 в зависимости от входного кода а, ЬР,и соответствующее каждому коду логическое состояние выхода Р,.Логическое уравнение, описывающеевыход Р можно представить в видеР = а, Ь 1 + ( а,+ Ь,) Рчто соответствует функции переносадвухразрядного сумматора,.Формула изобретенияУзел формирования переноса в сумматоре, содержащий. в каждом разряде первый, второй, МДП-транзисторы Р-типа, первый, второй МДП-транзисторы и-типа, причем затворы первых МДП- транзисторов р- и и-типов каждого нечетного разряда узла, формирования переноса соединены с входом переноса иэ соответствующего предыдущего четного разряда узла формирования...

Номер патента: 1295385

Опубликовано: 07.03.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/50

Метки: суммирования

...третье слагаемое и вновь произвести коррекцию.Суммирование двоичных чисел производится аналогично. В первом тактена вход 1 подается первое слагаемое,во втором - второе, но в третьемтакте сигнал разрешения коррекции неподается (остается равным нулю), аподается третье слагаемое или операция сложения заканчивается,Формула изобретения Устройство для суммирования, содержащее в каждой тетраде восемь элементов И, первый элемент ИЛИпять триггеров, причем первый вход первого элемента И соединен с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, второйвход второго элемента И ивторойвход третьего элемента И соединенысоответственно с первыми входами...

Номер патента: 1297035

Опубликовано: 15.03.1987

Авторы: Гладилович, Лавринович, Рыжков, Тютченко

МПК: G06F 7/50

Метки: алгебраического, сложения

...ИЛИ 11 присутствуют противоположные потенциалы, что вызывает появление на его выходе логической "1", которая поступает на управляющий вход входного блока 3 инвертирования. В этом случае на второй вход сумматора 1 поступает проинвертированный код операнда В.Если АВ, то на выходе переноса сумматора 1 формируется сигнал в виде логической "1". Этот сигнал пос-А, -В тупает на первые входы элементов И 7 и 8. Однако логический "О", который получается в результате преобразования элементом НЕ 3 логической с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, запрещает прохождение сигнала на выход 9 признака переполнения устройства. В то же время на второй вход элемента И 8 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступает логичес- О кая "1", которая...

Номер патента: 1297036

Опубликовано: 15.03.1987

Авторы: Гладилович, Лавринович, Рыжков, Тютченко

МПК: G06F 7/50

Метки: алгебраического, вычитания

...1. В результате этого на выходе6 результата устройства присутствуетпрямой код разности операндов А и В.Логический "0" с входа элемента НЕ 17инвертируется, и логическая "1" свыхода этого инвертора поступает навторой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ12. В этом случае на выходе 16 знакарезультата, Зн. С устройства присутствует инверсия значения знаковогоразряда второго операнда на шине 15,т,е. Зн, С := Зн, В.При АВ Зн. А = Зн, С(+А) - (+В) = в (А-В) = в (В-А), ( - А) - (-В) = +(А - Б) = +(В-А),При различных знаках Зн, А и Зн. В на выходе элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 11 формируется логическая "1", а на выходе элемента НЕ 13 - логический "0" который поступает на управляющий вход входного блока 3 инвертирования. В этом случае на второй вход...

Номер патента: 1305664

Опубликовано: 23.04.1987

Авторы: Гыскэ, Ротарь

МПК: G06F 7/50

Метки: двоично-десятичный, сумматор

...операнда равна -1, на выходе элемен та ИЛИ 17 находится 1. Однако десятичный перенос должен быть равен нулю, так как промежуточная сумма не может быть больше 8. Поэтому выход элемента ИЛИ 17 соединен с первым входом элемента И 16, другой вход которого подключен к выходу элемента И-НЕ 18, входы которого соединены с двумя старшими разрядами входа второго операнда. В случае, когда цифра второго операнда равна -1, обеспечивается равенство нулю десятичного переноса.В сумматорах 5-8 промежуточная сум ма корректируется кодом 0110, если Окончательная сумма получается на выходах сумматоров 5-8,которые образуют ее четырехзарядный код. Вход и выход десятичного переносов используются для связи между разрядами при организации многоразрядного...

Номер патента: 1305665

Опубликовано: 23.04.1987

Авторы: Богославец, Гондарев, Мирвода, Федоренко

МПК: G06F 7/50

Метки: сложения, чисел

...в код количества единиц возбуждается выход счетчика-дешифратора (шифратор), кодируется как 1000 (восемь). Младший разряд шифратора ис" пользуется как готовый результат младшего разряда. Остальные три разряда шифратора поступают соответст 5 10 15 20 25 Зо венно на второй, третий и четвертый разряды.Во втором столбце подсчитываются восемь единиц восьми слагаемых и один ноль переноса с первого столбца. Сумма в столбце восемь. Он также закодируется шифратором (1000). Младший разряд шифратора используется как готовый результат второго разряда. Остальные три разряда поступают соответственно на третий, четвертый и пятый разряды. В третьем столбце подсчитывается количество единиц восьми слагаемых и два нуля переноса с первого и второго...

Номер патента: 1307456

Опубликовано: 30.04.1987

Авторы: Меркулов, Садовникова, Трутце

МПК: G06F 7/50

Метки: сложения, чисел

...обработки информации в большой степени зависит от набора операций, которые могут быть выполнены в системе обра9 1 3074 группой входов сумматора, выход генератора соединен с вторым входом распределителя импульсов, управляющий вход коммутатора блока коммутации соединен с первыми входами первого и второго элементов ИЛИ"НЕ и ин 5 версными входами первого, второго и третьего элементов И коммутатора, выход которого соединен с первым входом первого триггера, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ и вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с первым входом четвертого элемента И коммутатора и инверсным входом первого элемента ИЛИ, выход которого соединен с первым входом первого магистрального...

Номер патента: 1309018

Опубликовано: 07.05.1987

Авторы: Коростелева, Кручинин

МПК: G06F 7/50

Метки: вычитания

...21 находится в нулевом состоянии) и устанавливает триггер 22 в "1". Таким образом, вычита ние заканчивается обнулением счетчика 4, после чего дешифратор 6 выдает сигнал в блок 7, который, пройдя через элемент 27, устанавливает "О" на выходе элемента 25, запрещая 40 1 прохождение импульсов счета через элемент 2. Результат, сформированный в прямом коде на счетчике 3, поступает на выход 20, так как сигнал на выходе 19 блока 7, сформированный на 45 элементе 32, находится в единичном состоянии. Знак результата "+" соответствует состоянию триггера 23 "О" Если уменьшаемое меньше вычитаемого, то первым обнуляется счетчик 4. При этом дешифратор 6 выдает единичный сигнал в блок 7, что вызывает установку в единичное состояние триггера 21,...

Номер патента: 1310809

Опубликовано: 15.05.1987

Авторы: Никифоров, Ушаков

МПК: G06F 7/50, H03K 23/00

Метки: основанием, переменным, системы, сложения, счисления, чисел

...4 записывают результатсуммирования накопителя с числомА+Р, триггер 61 переключается в состояние "0", мультиплексоры 2 вновьначинают пропускать на выходы информацию со своих первых входов, процесс заполнения емкости памяти устройства с постоянным приращением,равным числу А, восстанавливается средняя частота заполнения двоичногонакопителя равнат А (2 Р. тАМ где Г - частота следования тактовыхтимпульсов.В частном случае при Р = О значение модуля равно величине емкости 4 п-разрядного устройства с модулем4 В двоично-десятичной системе счисления на вход 9 подан сигнал "1", коммутаторы 5, 5, блокируют сиг3 1310 нал, формируемый на их вторых входах, и пропускают сигналы, поступающие на их первые входы с выходов 2323...

Номер патента: 1310826

Опубликовано: 15.05.1987

Авторы: Волощук, Дрозд, Кравцов, Полин, Шипита

МПК: G06F 11/10, G06F 7/50

Метки: контролем, операндов, плавающей, сложения, точкой

...кода. Для учетавозможного изменения знака весовразрядов чисел значения функций2 ипоступают нд первые вхоЗфды сумматоров 20-27 по модулю двасоответственно, На вторые входы этихсумматоров по модулю два поступаетразряд 1 Р с выхода вычитателя 5, чтообеспечивает при 1 Р=О трансляциюфункций на выходы сумматоров по модулю два без изменений, а при 1 Р=1(что соответствует сдвигу числа нанечетное количество позиций) - получение инверсий этих функций,1082 б 6 10 5 . 13Аналогично первый и втдрой разряды контрольного кода числа А поступают с входа 6 контрольного кодапервого операнда на первые входытретьего и четвертого сумматоров 18и 19 по модулю два, которые пропускают контрольный код на выходы безизменения или инвертируют его соответственно при...