Патенты с меткой «сумматор-вычитатель»

Номер патента: 174438

Опубликовано: 01.01.1965

Авторы: Осадчий, Чистов

МПК: G06F 1/00, G06F 7/50

Метки: двоичный, комбинационный, сумматор-вычитатель

...ИЛИ на выходе, подключенных к выходам второй и третьей схемы ИЛИ - НЕ. 10 Устройство содержит две последовательновключенные схемы неравнозначности (обведены пунктиром), каждая из которых содержит три логических элемента ИЛИ - НЕ 1 - 3 и один элемент ИЛИ 4. (В практичес кой схеме элемент 4 можно исключить, построив схемы только на элементах ИЛИ - НЕ с дополнительными выходами). Уменьшаемое а, и вычитаемое Ьпоступают на вход первой схемы неравнозначности, а заем и,из младшего разряда и выходной сигнал разности 1 Г,. - (а,Ь,+ а,Ь ) - на входсхемы неравнозначности, Результирусигнал разности вычисляется по форФормирование сигнала заема п, в разряд осуществляет элемент б (в сл читания он подключен к выходам бКорректор Л. Е. Марис едактор...

Номер патента: 477410

Опубликовано: 15.07.1975

Автор: Газиян

МПК: G06F 7/385

Метки: комбинационный, сумматор-вычитатель

...2, +1. Четвертые входы обоих ИЛИ-нейронов представ 15 ляют собой встроенные двухвходовые элементы ИЛИ 3, т. е. ИЛИ-нейрон - это посуществу формальный нейрон и элементИЛИ. Входы 4 обоих ИЛИ-нейронов объединены и подключены к шине 5, входы 6 - к2 О шине 7, входы 8 ИЛИ-нейронов и входы 9элементов ИЛИ 3 - к шине 10, входы 11ИЛИ-нейронов и входы 12 элементовИЛИ 3 - к шине 13, инверсный выход 14ИЛИ-нейрона 2 соединен со входом 15 фор 25 мального нейрона,Сумматор-вычитатель работает следующимобразом.Если управляющая шина 1 внулевом состоянии, схема рабеЗО вычитания. При этом на шин477410 Предмет изобретения У 11 12 фиг. 1 Фиг. 2 Составитель И. Долгушева Техред Е. Подурушина Редактор И. Шубина Корректор Т, фисенко Заказ 2934/1 Изд.1742 Тираж...

Номер патента: 693369

Опубликовано: 25.10.1979

Авторы: Мымриков, Швейко

МПК: G06F 7/385

Метки: двоично-десятичный, последовательный, сумматор-вычитатель

...чении на выходе первого одноразрядного сумматора 11 в тетраде суммы числа больше 9 или при возникновении межтетрвдного переноса на старшего разряда тетрады суммы, которое может быть устранено сложением результата первого одноразрядного сумматора 11 и выхода регистра 13 с корректирующим кодом шесть (0110) на втором одноразрядном сумматоре 22. Сложение на втором сумматоре 22 осу 10 шествляется также по правилам двоичной арифметики с учечом воэниквюших переносов. Нарушение кода при сложении мо-жет также возникнуть на выходе второго5 сумматора 22 цри сложении тетрвды суммы первого сумматора девять" (1001) с единицей межтетрадного переноса, возникающей при коррекции предыдущей тетрады. В атом случае также производится20 коррекция сложения с...

Номер патента: 734685

Опубликовано: 15.05.1980

Авторы: Бухштаб, Макарычев, Мурзин, Фролов

МПК: G06F 7/50

Метки: двоично-десятичный, последовательный, сумматор-вычитатель

...комбинации, и через элемент 12 ИЛИ поступает на первый вход элемента 17 И, второй вход которой соединен с входом 24 синхронизации, Сигнал логической 1 с выхода элемента 17 И через элемент 14 ИЛИ поступает на элемент 8 задержки, с выхода которого в течение синхроимпульса В 2 поступает на вход второго сумматора 2, а также ча вход элемента 9 задержки.С выхода элемента 9 задержки сигнал логической 1 в течение синхроимпульса ВЗ (вход 25) поступает на вход элементан 30 зю 40 формула изобретения 45 50 55 518 И, другой вход которого соединен со входом 25 синхронизации.С выхода элемента 18 И логическая 1 поступает на вход элемента 8 задержки, с выхода которого в течение В 4 поступает на вход второго сумматора 2. Таким образом, на выходе...

Номер патента: 993254

Опубликовано: 30.01.1983

Автор: Чудов

МПК: G06F 7/50

Метки: сумматор-вычитатель

...сложе нии чисел А и В) или заема 3 -1 (при( вычитании чисел А и В).При наличии единичного потенциала на управляющем входе 12 осуществляется алгебраическое сложение чисел А+В, а при наличии нулевого потенциала - алгебраическое вычитание А-В. При подаче чисел А и В в двоичнодесятичном коде на управляющем входе 13 имеет место единичный потенциал. В этом случае на выходе двоичного сумматора-вычитателя 1 формируется сумма или разность входных чисел в двоичном коде, сигнал переноса, если сумма А+В = 1 били сигнал заема, если разность А-В вотрицательная.Выходные сигналы с трех старших разрядов двоичного сумматора вычитателя 1 поступают на элементы.И 3 и 4. На выходе элемента И 3 Формируется сигнал переноса, если сумма А+В10-11, а на выходе...

Номер патента: 1075259

Опубликовано: 23.02.1984

Автор: Кабанов

МПК: G06F 7/49

Метки: модулю, сумматор-вычитатель

...группу элементовИ, элемент ИЛИ и шифратор, причемуправляющие входы блока соединенысоответственно с первым входом элемента ИЛИ и первыми входами элементов И группы, вторые входы которыхсоединены соответственно с информационными входами с (ш+1)-го блокаи выходами шифратора, входы которого соединены соответственно с информационными входами с первого пош-й блоки, выходы элементов И группысоединены соответственно с входамиэлемента ИЛИ, начиная со второго,выход элемента ИЛИ является выходом блока,На. Фиг, 1 представлена схемасумматора-вычитателя по модулю; на.фиг. 2 - схема блока позиционногопризнака для случая ш=4 и оснований5, 7, 9, 11, 13 и 1 б.Сумматор-вычитатель по модулюсодержит блок 1 инвертирования кода,дешифратор 2, сумматор 3,...

Номер патента: 1137462

Опубликовано: 30.01.1985

Авторы: Ерохин, Рогозов, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...соединенс выходом заема одноразрядного сумматора-вычитателя, эмиттеры р-и-р-транзисторов соединены с соответствующими коллекторами многоколлекторногор-и-р -транзистора, эмиттер которого .соединен с шиной питания одноразрядного сумматора-вычитателя, эмиттеры и-р-и-транзисторов и базы р-и-ртранзисторов, а также база многоколлекторного р -и-р-транзистора соединены с шиной нулевого потенциала одноразрядного сумматора-вычитателя,вторые коллекторы первого, второгои третьего ь -р-и-транзисторов соединены с базами тех же транзисторов,база четвертого и-р-и-транзисторасоединена с коллекторами второго итретьего р -и-р -транзисторов, коллектор пятого р-и -р-транзистора соединенс базои и первым коллектором пятогоь-р-п-транзистора, третьи...

Номер патента: 1171782

Опубликовано: 07.08.1985

Автор: Шароватов

МПК: G06F 7/50

Метки: сумматор-вычитатель

...сигналы положительной полярности с тактовойчастотой. По шине 12 поступает сигналположительной полярности (сигнал 25сброса) во время поступления старших (знаковых) разрядов на входы 9и 10.Если на шину 13 подаются сигналыположительной полярности, то сумма- ЗОтор-вычитатель работает в режиме вычитания, т,е. вход 9 является входомуменьшаемого, а вход 10 - входомвычитаемого. Если на шине 13 отсутству 1 от сигналы, то сумматор-вычитатель З 5работает в режиме суммирования, т.е. входы 9 и 10 являются входами слагаемых. Тактовыми импульсами второй и третьей фаз считывается информация с элементов 1-4 и 5-7, соответственно.Рассмотрим работу сумматора-вычитатепя на примере вычитания из поло.жительного трехразрядного числа 001(+1,о )...

Номер патента: 1229756

Опубликовано: 07.05.1986

Авторы: Авгуль, Костеневич, Макареня, Мищенко

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель, четверичный

...х разряды З 0 четверичной цифры первого операнда, на входы 3 и 4 - прямой код старшего хз и младшего х разрядов четверичной цифры второго операнда, на вход 5 - сигнал х переноса-заема из пре 35 дыщущего четверичного разряда, на вход 6 - сигнал управления и е 0,1 .Для выполнения операции сложения четверичньгх чисел сигнал управления должен быть равен логической единице, операция вычитания реализуется при О =О.На выходе 15 реализуется булева функцияЕ. = (Х,ЕО,й(,ОО,Х,К(Х,УЦй(Х соответствующая формированию переноса (при О =1) или заема (при 0 =0) в следующий четверичный разряд. Формула изобретения Одноразрядный четверичный сумматор-вычитатель, содержащий четыре элемента РАВНОЗНАЧНОСТЬ, первый вход первого элемента РАВНОЗНАЧНОСТЬ...

Номер патента: 1251070

Опубликовано: 15.08.1986

Авторы: Бенкевич, Изотов, Макареня, Мищенко, Татур

МПК: G06F 7/50

Метки: сумматор-вычитатель

...предприятие, г. Ужгород, ул. Проектная, 4125Изобретение относится к вычислительной технике и может быть использовано для построения арифметических устройств,Цель изобретения - сокращение количества оборудования,На чертеже представлена функциональная схема предлагаемого сумма-тора-вычитателя,Сумматор-вычитатель содержит информационные входы 1 и 2 первогои второго операндов А, В, вход 3переноса (заема) Р (2), вход 4 управления, элементы РАВНОЗНАЧНОСТЬ 5 -9, выход 1 О результата Я (Н), выход 11 переноса (заема) Р (2 ).Устройство функционирует следую-,щим образом,При подаче на вход 4 управлениясигнала пКонстанта О устройствовыполняет функцию суммирования:В=АОБУР =АРУАВЧВР,При подаче на вход 4 управлениясигнала "Константа...

Номер патента: 1264166

Опубликовано: 15.10.1986

Автор: Шалыто

МПК: G06F 7/50

Метки: двоичный, комбинационный, сумматор-вычитатель

...ас - управлякиций сигнал,Х - сумма или разность, Г, - пере"нос или последующий заем,Устройство функционирует следующим образом,При подаче на третий вход константы О (х =О) устройство реализует одноразрядный сумматор для прямыхвходовЕ =х+х +хМ 1 а=(х дх )х /хх1 1 2Таким образом, одноразрядный сумматор может быть реализован на четырех элементах НЕРАВНОЗНАЧНОСТЬ и одном элементе И.При подаче на третий вход константы 1 (Хз 1) устройство реализует одноразрядный вычитатель для прямых кодов=(х,нх )х х, х Одноразрядный вычитатель может быть реализован на четырех элементах НЕРАВНОЗНАЧНОСТЬ и одном элементе ИЛИ.В предлагаемом сумматоре-вычитателе достигается компромисс между однородностью элементного состава и сложностью - все элементы...

Номер патента: 1288691

Опубликовано: 07.02.1987

Авторы: Аспидов, Двенахов, Емельянов, Мисько

МПК: G06F 7/50

Метки: сумматор-вычитатель

...связями.Сумматор-вычитатель функционирует следующим образом, 35При подаче на шину 4 управляющего сигнала Константа" устройство реализует функцию сложения двух двоичных чисел с учетом переноса согласно таблице. При подаче на шину 4 управляющего сигнала "Константа" устрой- ство реализует функции вычитания двух двоичных чисел с учетом заема согласно таблицы. Информационные переменные подаются на шины 1-3, при этом через время, определяемое глубиной схемы (Зс, где с -задержка на одномэлеменТе схемы), на выходах 8 и 11 устройства реализуют функции сложения (вычитания), Например, при подаче на шины 1-3 кода 11110, на шину 4 - "Константы" на выходе элемента 5 получают сигнал "Константа", на выходе элемента 6 - сигнал "Константа", на выходе...

Номер патента: 1335982

Опубликовано: 07.09.1987

Авторы: Ерохин, Рогозов, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...транзистора 8, который откроется так как с его базы отбирает)ся 2 1 (его базовый ток равенО2,5 1,) . Отпирание транзистора 8 шунтирует выход транзистора 4 и на выходной шине суммы (разности) появится сигнал Я = М = О. С базы транзистора 6 будет отбираться один дискрет тока, поэтому он закроется (Р 4 = 1), транзистор 7 будет также закрыт, так как с его базы отбирается ток, равный 3 1, (2 а+ Ь, ). Закрытый транзистор 7 не будет оказывать влияние на состояние транзистора 9, поэтому он откроется ,так как с его базы отбирается ток,равный (а, + Ь,) двум дискретам.Открытый транзистор 9 приводит к появлению выходного сигнала заема Ч, =О, т.е. при а, := Ь, = 1; Р;(Ч;) = 0; М = Б = 0 Р = 1 Ч = О.5982 которого соединен с выходом переноми...

Номер патента: 1363191

Опубликовано: 30.12.1987

Авторы: Малиночка, Рощинский, Титов, Титова

МПК: G06F 7/50

Метки: последовательный, сумматор-вычитатель

...выполнения операции сложения будет присутствовать сигнал лог,"0", так как четвертый и пятый элементы И 4,5 блокируются сигналом лог, "0" входа 23 вычитания, а шестой элемент И 6 закрыт нулевым потенциалом с прямого выхода второго триггера 13.После смены выполняемой операции, что определяется появлением сигналалог,"0" на входе 22 и сигнала лог, "1" на входе 23, на выходе первого элемента ИЛИ 7 генерируется сигнал3 13 бЗ лог. "1" функции возбуждения 1 триггера 12 до тех пор, пока по прямому входу 14 первого операнда поступают единичные биты уменьшаемого, а первый триггер 12 находится в единичном состоянии. Если же хотя бы одно из указанных условий не выполняется или поступает единичный бит вычитаемого по прямому входу 1 б второго...

Номер патента: 1368875

Опубликовано: 23.01.1988

Авторы: Авгуль, Мищенко, Татур, Терешко, Федченко

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...функция, соответствующая значению суммы-разрядности в д-м двоичном разряде, на выходе 15 логическая функция, соответствующая сигналу переноса-заема в (+1)-й разряд.Коды настроек на выполнение восьми арифметических операций приведены в таблице.Достоинством предлагаемого устройства являются широкие функциональные возможности, простая конструкция, однородная структура и высокое быстродействие. 2 ормула изобретенияОдноразрядный сумматор-вычитатель, содержащий элементы РАВНОЗНАЧНОСТЬ, причем вход -го разряда первого операнда сумматора-вычитателя, д=1, п, п-разрядность операндов соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с первым настроечным входом сумматора-вычитателя, а выход соединен с...

Номер патента: 1422396

Опубликовано: 07.09.1988

Авторы: Ерохин, Рогозов, Чернов

МПК: H03K 19/091

Метки: сумматор-вычитатель, четырехуровневый

...в базы транзисторов12, 16, 17 и выход разности - по триуровня тока, в выходы переноса и заема - по одному уровню тока, Этообеспечивается геометрией и взаимнымрасположением инжектора и базы транзистора. Введение коллекторов обратной связи (первые коллекторы) в транзисторы 1, 2, 3, 7, 10, 12, 15, 16и 17 обеспечивает коэффициент переда.чи этих транзисторов, равный единице, т.е. входной ток транзистора равен выходному,Суммартор-вычитатель работаетследующим ббразом.По входам 4 и 5 подается четырехуровневый сигнал двух слагаемыхили уменьшаемого и вычитаемого: 0;1,; 21; 31 а по входу 6 " двухуровневый сигнал переноса или заема0; 1Если сумма входных сигналов 1, ++ 1 + 1 = 1,Бщ меньше или равнатрем (31,), в транзистор 7 задаетсяток 71, - 1, , на...

Номер патента: 1424009

Опубликовано: 15.09.1988

Авторы: Рощинский, Титов, Титова

МПК: G06F 7/50

Метки: последовательный, сумматор-вычитатель

...прихода очередных бит операндов в зависимости от их значения и значения сигнала ца прямом входе 18 переноса, который поступает с прямого выхода первого триггера 12, ца выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 формируется выходной бит суммы. Комбинационная схема, образованная первьы - третьим элементами И 1-3 и первым элементом ИЛИ 7, формирует функцию возбуждения (сигнал лог. "0" или лог. "1) для первого триггера 12, С приходом тактового импульса по входу 24 тактирования значение сигнала с выхода первого элемента ИЛИ 7 переписывается в первый триггер 12. Им будет определяться внутреннее состояние устройства в следующем тактевычисления. Нд выходе второго элемента ИЛИ 8 цд нсс время выполнения операции сложения будет присутствовать...

Номер патента: 1424012

Опубликовано: 15.09.1988

Автор: Дьяченко

МПК: G06F 7/50

Метки: сумматор-вычитатель

...разряда, выход элемента НЕ 13 подключен к выходу переноса С из первого разряда сумматора-вычитателя.Схема коммутатора (фиг. 2) содержит ЩП-транзисторы р-типа 19 и и-типа 20, затворы которых подключены к управляющему входу коммутатора истоки - к первому и второму информационным входам коммутатора соответственно, а их стоки - к выходу коммутатора.Сумматор-вычитатель работает следующим образом.При подаче на сумматор-вычитатель управляющего сигцала С=0 он выполняет суммирование операндов А и В, представленных в дополнительных кодах. При значении С=1 он выполняет операцию А минус В в дополнительных кодах (при этом, естественно, необходима подача на вход переноса перво-, го разряда сигнала С=1).Функции, выполняемые...

Номер патента: 1424013

Опубликовано: 15.09.1988

Авторы: Ерохин, Рогозов, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель

...срабатывания ороговых детекторов токи берутся цд 0,5 кванта меньше, чем указацо в в 1 ражаиях. В базу транзисторов 7 инжекТор задает ток 0,5 1 в базу транзистора 8 - 2,5 1, а в базы транзисторов 9,12 - 1,5 1, Указанные соотношения токов обеспечиваются соотношением геометрических размеров эмиттера и коллектора инжекционного транзистора,Одноразрядный сумматор-вычитательработает следующим образом,Предположим, на входы устройстваподается следующая комбинация входных сигналов: а, = Ь, = Р, = 1. Вэтом случае транзисторы 1, 2, 3 открыты и отводят через свои коллекторыпо одному кванту тока. С баз транзисторов 7-9 будет отбираться три дискрета тока, с базы транзистора 12два дискрета тока, а так как их базовые токи меньше указанных значений,то...

Номер патента: 1471305

Опубликовано: 07.04.1989

Авторы: Брайцара, Ерохин

МПК: H03K 19/091

Метки: инжекционный, сумматор-вычитатель

...транзистора 16, включенного по схеме токового отражения. Следовательно, такой же по величине ток будет зада" ваться в выходную шику 17 разности, откуда через коллекторы входных транзисторов 2 и 3 отводится ток, равный сумме операндов, поступающих на шины 5 и 6 (вычитаемое и заем).В результате в выходной шине 17 формируется ток, равный разности входных операндов И=А-(В+С). Ток, равный по величине входному току, поступившему во входную шину 4, отводится входным транзистором 1 от базы транзистора 12, включенного по схеме токового отражения. Следовательно, такой же ток будет задаваться его коллектором в базу транзистора 13, включенного по схеме токового детектора, От его базы также отводится через коллекторы транзисторов 2 и 3 ток, равный...

Номер патента: 1536373

Опубликовано: 15.01.1990

Автор: Глазачев

МПК: G06F 7/49

Метки: сумматор-вычитатель

...в прямом коде С = В + А С = А+ 3,(17)40 или Выражения (15) при Р = 0 выполня 50 ются на трехвходовом сумматоре 51, а .выражения (17) при Р = 1 вйполняются. на двухвходовом сумматоре 49. Коды А, В и Р поступают на входы 31, 32 и 33 блоков 11 (1) поразрядного сложения55 соответствуюцих Г-ичных разрядов.Каждая из групп 52 - 56 элементов СУММА ПО МОДУЛЮ ДВА содержит (тп) элементов СУММА ПО МОДУЛЮ ДВА, равное которые можно получить, преобразуя первое из двух выражений (10) с по.мощью выражений (12) и (14). Для выражения К = Г + А - В, С = Р + К =Р - (К + 1) = Г - ,(Г + А - В + 1) = 45 В - А - 1 = В + А 1,пя К = Г + В - .А преобразование производится аналогичноколичеству двоичных разрядов в одномР-ичном разряде (фиг. 2). На первые-входы всех...

Номер патента: 1807483

Опубликовано: 07.04.1993

Авторы: Ашеров, Добрыдень

МПК: G06F 7/62

Метки: сигналов, сумматор-вычитатель, частотно-импульсных

...4 будет сформирован код,Ы 4 суммы Т 1++ Т 2, а в сумматоре б - произведение М 1 М 2. Импульс на входе Г 2, свидетельствующий об окончании периода Т 2, переводит устройство врежим Д,Режим Д, Деление произведения М 1 М 2 на сумму М 1+ М 2 Единичный сигнал исчезает с разрешающего входа счетчика 4, но сохраняется на входе Ч сумматора 9 и появляется на входе Ч счетчика 5, а также на управляющем входе мультиплексора 9, так что теперь к информационным входам накапливающего сумматора 6 будут подключены инверсные разрядные выходы счетчика 4. При этом каждый тактовый импульс будетвычитать из содержимого сумматора 6 содержимое счетцика 4, а также если выполняется условие (7), т,е. на знаковом выходесумматора 6 - нуль, добавлять единицу всчетчик...