G06F 7/50 — для сложения; для вычитания

Номер патента: 394782

Опубликовано: 01.01.1973

Автор: Бородин

МПК: G06F 7/50

Метки: сйсоюзндя

...длякаждого разряда схем переноса 1. Схема переноса для каждого разряда содержитлюч 2,управляемый от двух генераторов тока 3 и 4,15 и инвертор 5, соединенный параллельно с ключом 2.Генераторы тока 3 и 4 могут быть выполнсны, например на эмиттерных повторителях. построенных на транзистора и-р-гг - пли р-гг-р 20 типов, включенных в цепь управления, возбуждаемую от схемы несовпадения.В качестве ключа 2 может быть использован, например, прерыватель, с бранный надвух транзисторах с общим коллектором и25 общей базой. Схема инвсртора 5 может бытьпостроена на транзисторах гг-р-и нлн р-гг-р типов проводимостн в зависимости От типа логических схем.Предложенное устройство работает слсдую 30 щим образом,ктор Б, Нанкинао Корректор Т. Гревцова Изд....

Номер патента: 394785

Опубликовано: 01.01.1973

Авторы: Розснберг, Руткевич, Сафонов, Ско, Улексин

МПК: G06F 7/50

Метки: арифметическое

...операциисложения. 2Предложенное устройство отличается тем,что в нем применен третий регистр, вход которого связан с выходом вентиля.Это позволяет расширить функциональныевозможцости устройства. 2Блок-схема устройства приведена на чертеже.Устройство содержит регистры 1 и 2, схемусравнения 3, вентиль 4, генератор импульсов5 и регистр б. 3 Все регистры 1, 2 и 6 выполнены в виде суммирующих счетчиков. Выходы регистров 1 и 2 соединены со входами схемы сравнения 3, выход которой подсоединен к одному из входов вентиля 4. Второй вход вентиля 4 подсоединен к генератору импульсов 5, а выход - одновременно ко входам регистров 2 и 6, последний пз которых предназначен для записи и хранения результата вычитания.Устройство работает следующим...

Номер патента: 397909

Опубликовано: 01.01.1973

Авторы: Зайко, Шефтер

МПК: G06F 7/50

Метки: комбинационный, сумматор

...сумма тор 1 фиг. 1) вырабатывает цифру суччы данного разряла на выхоле 1 нз цифр того же разряда слагаемых на зхолах 2 и д и цифр перецосов цз соселцего младшего разряда ца входе 4 и своего разряла ца зыхоле 5, Разрялная сумма формируется на четырех элементах И 6 - 9, двух элементах ИЛИ 10, 11 и двух элементах НЕ 12, 18. Цифра переноса в соселццй старший разряд формируется из цифр данного разряда слагаемых и цифры переноса цз соседнего младшего раз. ряда при помощи, например, трех элементов И 14 - 16, одного элемента ИЛИ 17 и одного элемента НЕ 13.Положительный эффект, получаемый прц контроле по четности сумматора с последовательным распространением переноса (фцг, 2), построенного из предлагаемых двоичных сумматоров, возникает потому,...

Номер патента: 404084

Опубликовано: 01.01.1973

Авторы: Долкарт, Евдолюк, Каневский, Новик, Степанов

МПК: G06F 11/10, G06F 7/50

Метки: арифл1етическое, контролем, четности

...следуюшим образом.При сложении одно из слагаемых находится в регистре 3. Предполагают, что второе слагаемое находится в регистре 2, а результат сложения передается в регистр 1. Тогда, после установления сигналов переноса С, в сумматоре по состоянию выхода схемы четности 10 и разрядов четности 6 и 5 устанавливается разряд четности 4 в соответствии с описанным выше правилом.После передачи результата сложения в регистр 1 коммутатор 8 подключает регистр 1 с разрядом четности 4 к схеме четности 9. Если число единиц на выходе коммутатора четное, то сложение выполнено правильно.Однако, как это было указано выше, такой контроль должен быть дополнен контролем правильности формирования переносов.В предлагаемом АУ данный контроль осуществляется...

Номер патента: 407308

Опубликовано: 01.01.1973

Автор: Карпухин

МПК: G06F 7/50

Метки: вычитания, сложения

...1 содержит в каждом разряде блок 1 формирования отрицательной суммы и блок 2 формирования положительного переноса, на входные шины 3 - 8 которых подаются выходные операнды а;, а;, Ьг, Ьг, Ьг, Ьг, соответственно, на выходных ч 0 шинах 9 и 10 представляются положительная сумма (5;П ), а на выходных шинах 11 и 12 - отрицательная сумма (5,П; г), По входным шинам 13 и 14 осуществляется управление операцией сложения (управляющий сигнал о) и вычитанием (управляющий сигнал о), соответственно.Блок 1 формирования отрицательной суммы состоит из элементов И 15 - 20, входы которых подключены к входным шинам 3 - 8,40 элементов ИЛИ 21 и 22, входами которых являются выходы элементов И 15 - 20, соответственно, и элементов НЕ 23 и 24...

Номер патента: 407309

Опубликовано: 01.01.1973

Авторы: Авторы, Комиссаров, Рум, Сазонов

МПК: G06F 7/50

Метки: 8-4-2—1, кода, комбинационного, одноразрядное, суммирующее, типа

...перенос (ЦП) . При этом возможны следующие варианты:а) з=х+у(15, т. е. )х)у, что означает необходимость занятия 1 из старшей тетрады, в которой должна появиться- 1. Следовательно, должно иметь вид з = =(10+у) - х, если из данного десятичного разряда не было занятия единицы в младший. С другой стороны: э=(15 - х)+у и =ь+д 2= (15 - х ) +уч+д.=10+у - х, т. е./.д 2=5 я=ч - 5При условии /х ) увсегда я) 6. Поэтому я = з - 5= з+5= э+10) 16, Следовательно, после сложения з и 10 всегда будет перенос, который следует погасить, т. е. я=э+10+1 - 16, Итак, независимо от того, был лп циклический перенос в данную тетраду 51 О 15 20 2,5 зо 35 4 О 45 50 55 5 О 65 или его не было (что означает занятие в блп. жайшую младшую тетраду пз данной), прп...

Номер патента: 408306

Опубликовано: 01.01.1973

Авторы: Бутенко, Дерфель, Корниенко, Спиридонов

МПК: G06F 7/50

Метки: вычитающее

...А и В поступают на входы 1 последовательно старшими разрядами вперед. В случае равенства сравниваемых разрядов сигнал с выхода схемы равнозначности 5 через закрытые схемы И 15 не проходит на выходы 18-2 - 18-У. При появлении первого несовпадения в разрядах чисел сигнал с выхода схемы И 3 либо схемы И 4, которые вместе с инверторами 2 реализуют функции А,В; и А,В; соответственно, поступит на единичный вход триггера 7 либо триггера 8 и установит его в единичное состояние. Тем самым схема И 4 либо схема И 3 закроется по запрещающему, входу. Кроме того, сигнал с единичного выхода триггера 7 либо триггера 8 через схему ИЛИ 9 и схему И 10 по совпадению с тактовым импульсом, поступающим по входу 11, поступит на единичный вход триггера 12,...

Номер патента: 408307

Опубликовано: 01.01.1973

Авторы: Агдгомелашвили, Вител, Генебашвили, Кахетелидзе, Лобжанидзе

МПК: G06F 7/50

Метки: двоично-десятичных, сложения

...по времени с переносом из младшего разряда суммируемых чисел в старший.Устройство работает следующим образом.Сумматор работает в двоично-десятичном коде с избытком 3. При сложении на входы 11 - 14 одноразрядных сумматоров 1 - 4 подается сигнал младшего разряда десятичного числа первого слагаемого, на входы 15 - 18 сигнал младшего разряда второго слагаемого.На выходе схемы коррекции 5 появляется младший разряд суммы. Одновременно сиг. нал переноса со старшего разряда сумматора408307 70 7- ъиз Ъс Составитель И. Горел Техред Л, Богданова едактор Т. Ивано орректоры: Е. Давыдкина и В, ПетроваИзд.309 осударственного по делам из Москва, Ж.35, аказ 847/13ЦНИИП Тираж 647Совета Министров ССоткрытийнаб., д. 4/5 Подписи...

Номер патента: 409220

Опубликовано: 01.01.1973

МПК: G06F 7/50

Метки: действия, накапливающий, параллельного, сумматор

...вторичных переносов через элементы задержки.В схеме сумматора, выполненной на ФТЯ ячейка Я, служит для передачи первичного переноса, ячейка Я - вторичного переноса, ячейки Яз и Я 4 составляют триггер.Первые входы ячеек Яи Я 2 соединяются с нулевым выходом триггера, выходы - со счетным входом соседнего старшего разряда, На вторые входы ячеек Я, и Я 2 подаются управляющие импульсы. где а - количество разрядов сумматора;- время задержки триггера; т,д - время з;1 лержки цепочки ДЦ; тзвэ - время задержки вентиля В 2, т, , - время задержки схемы ИЛИ.Установка сумматора в нуль осуществляется подачей импульса на нулевые входы триггеров при закрытых вентилях В, и В 2. Максимальное время образования суммы Т считая с момента подачи второго...

Номер патента: 365704

Опубликовано: 01.01.1973

МПК: G06F 7/50

Метки: 365704

...Фазо-импульсная ячейка памяти 3 служит для хранения результата суммирования.Схема сравнения операндов 8 служит для определения равенства чисел А и В или какое из чисел больше. На динамический вход 31 фазо-импульсной ячейки памяти 3 через схему ИЛИ 30 подается число А (0(А(9), прибавляется число В (0(В(9). На единичный вход триггера 21 через схему ИЛИ 20 и схему И 18 поступают импульсы с фазой числа В, а на нулевой вход - через схему ИЛИ 14 и схе 5 10 15 20 25 зо 35 40 45 50 55 60 65 му И 12 поступают нулевые опорные импульсы.Таким образом, на входе схемы И 22 цифра представлена длительностью импульса,При наличии строб-импульса сложения навходе схемы И 22, поступающем по шине17 схемы ИЛИ 23, с выхода 2 схемы И 22выдаются импульсы,...

Номер патента: 368600

Опубликовано: 01.01.1973

Авторы: Мкртч, Петрос

МПК: G06F 7/50

Метки: виблио"ск, есоюзн, кд1, нш-1шр, пдт1

...И нейрона подключен к шине инверсного выхода старшего члена разряда второгослагаемого (У;). Шестой вход пороговогоэлемента нейрона соединен с входами второйи третьей схемы И и подключен к шинепрямого выхода элемента переноса предыдущего разряда (С; ). Один из входов четвертой схемы И нейрона подключен к шинепрямого выхода старшего члена разряда первого слагаемого (Х;), второй вход этой схемы И - к шине инверсного выхода элемента переноса предыдущего разряда (С; 1), атретий вход этой схемы И - к шине прямого выхода старшего члена разряда второго4слагаемого (У 2;). Восьмой вход пороговогоэлемента нейрона 1 соединен с шестым входом порогового элемента 2 и подключен кпрямому выходу порогового элемента 3.5 Первый вход порогового элемента...

Номер патента: 370605

Опубликовано: 01.01.1973

Авторы: Ааесоюзная, Иванов, Самохин

МПК: G06F 7/50

Метки: вычитания

...разбиения комбинированного кода на группы двоичных разрядоввнутри которых счет должен цроизводиться по заданному основанию (пределу), Однако такое сложение не может дать правильный результат непосредственно в используемой системе счисления. С целью его корректирования выявляют наличие импульсов переносов между группами с помощью схемы совпадения И 4, один вход которой соединен с выходом переносов сумматора, а на другой в соответствующее время подают опорные (управляющие) импульсы (ОИ). В случае наличия игпульса переноса из одной группы двоичных разрядов в следующую результат сложения в ней равен требуемой разности.Если же он отсутствует, то результат от первого сложения в этой группе требует исправления. В предлагаемом устройстве...

Номер патента: 370606

Опубликовано: 01.01.1973

Авторы: Вител, Тарасенко

МПК: G06F 7/50

Метки: десятичным, импульсным, кодом, представленных, сложения, фазо, цифр

...регистру 5 и счетчи 5 ку 7,Для обеспечения правильной работы устройства также необходимы генераторы тактовых серий импульсов и опорных последовательностей импульсов. Однако они имеютсяО в любой системе с фазо-импульсным представ370600 25 3лением информации и в состав рассматриваемого устройства не входят.Работа устройства начинается с подачи на вход С, преобразователя 1 импульса последовательности С 9 (см. фиг, 2), который устанавливает триггеры преобразователя в такое состояние, при котором будут открыты его выходные вентили. Коды десяти складываемых цифр, представляющие импульсы, синхронизированные с импульсами опорных последовательностей, поступают на преобразователь 1 по входам у 1 - у,о и производят обратную установку триггеров,...

Номер патента: 374600

Опубликовано: 01.01.1973

Авторы: Глухой, Долгов, Плотников

МПК: G06F 7/50

Метки: двухразрядный, комбинационный, сумматор

...сочетание которых определяет реализуемую сумматором функцию. Выходы 22 и 23 используются при построении группового переноса.На вход схемы 1 и 1 с входа 18 подается управляющий сигнал, имитирующий на выходе схемы единицу функции а/Ь. На вход схемы 2 и 2 с входа 19 подается управляющий сигнал, имитирующий на выходе схемы единицу функции а/Ь и единицу переноса в первый разряд, На вход схемы 3 и 3 с входа 20 подается управляющий сигнал имитирующий на выходе схемы 3 и 3 единицу функции а/ Ь.Схема формирования переноса первого разряда схемы 5, б формирует функцию Св зависимости от операндов а, Ь, и отрицания переноса С поступающего из предыдущего разряда.С=(а,/Ь) С /(а/Ь)(а/Ь) ХХ (а/ Ь). 374600рого разряда, При подаче управляющего сигнала на...

Номер патента: 374643

Опубликовано: 01.01.1973

Авторы: Барано, Сухомлинов, Ференец

МПК: G06F 7/50, G06M 3/08, H03K 23/86 ...

Метки: десятичный, реверсивный, счетчик

...45 50 55 6065 где 5, 7, Х, У, Х и У - двоичные переменныесигнала суммы, сигнала переноса, прямые иинвертированные сигналы по первому и второму входам полусумматора соответственно.Блок знака фиксирует знак результата, задает режимы работы устройства (сложение,вычитание, отсутствие счета, установка в исходное состояние).Блок синхронизации предназначен для выработки сигналов, синхронизирующих работувсего устройства.В предлагаемой схеме реверсивного десятичного счетчика абсолютная величина результата хранится в обратном коде в двоичнодесятичной системе счисления 8421.Рассмотрим работу блока счета в режимесложения. В исходном состоянии или в режиме запоминания, которые могут предшествовать режиму сложения, двоично-десятичныйобратный код...

Номер патента: 375644

Опубликовано: 01.01.1973

Авторы: Масол, Никитенко, Саинчина

МПК: G06F 7/50

Метки: iii-i, itbtho-u, гасесоюзная

...управления схпреобразования кодовблока управления, игистра. Предложенное устроиствочто в нем использован одинрегистр, вход которого связанмы сложения, а выход - с вхообразования кодов, причем вьобразования кодов через линиединен с третьим входом схемЭто позволяет упростить усБлок-схема сумматора потеже.н ния и блока преобразования кодов - с в дом блока 5 управления.Устройство работает следующим образом.Слагаемые заносятся в динамический регистр 1 через схему 8 сложения по ее третьему входу так, что разряды одного слагаемого размещаются между, разрядами другого и хранятся там, циркулируя через блок преобразования кодов и схему сложения. По сигналу блока управления слагаемые с динамического регистра через блок преобразования кодов, где,...

Номер патента: 375645

Опубликовано: 01.01.1973

Авторы: Вител, Микадзе, Цирамуа

МПК: G06F 7/50

Метки: йая•, йьсоюзнаяпйтшйсчш

...шину 14 подают ситнал Установка О, в результате чего все триггеры 1 устанавливаются в ненулевое состояни,е.Прием кюда числа перьвого слагаемого с 15 кодовых,шин 15 происходит через схемы И 2 по сигналу разрешения приема кода, поступающего по,шине 5. Затем тем же путемосуществляется прием кода числа второго слагаемого, 20Суммирование принятых слагаемых осуществляется путем подачи управляющего сипнала Перенос по шине б одновременно с сигналом по шине 5.Если с-й разряд второго слатаемого явля ется нулем, то триггер 1 (данного разряда) остается в прежнем состоянии. Если тот же разряд второго слагаемого является единицей, то импульс, пройдя схему И 2, поступает на входы схем И 7 и 8. Если указан ный триггер находится в состоянии 1, то...

Номер патента: 375646

Опубликовано: 01.01.1973

Автор: Авторы

МПК: G06F 7/50

Метки: накапливающий, параллельный, сумматор

...1 (т. е. является результатом предыдущей операции), либо заносится в регистр по шинам б и б.Устройство работает следующим образом.Первый такт работы начинается с подачи по шине 30 единичного сигнала блокировки, открывающего элементы И 14 - 1 б и 18 - 20; на шине 31 в это время присутствует нулевой потенциал, запирающий элементы И 23 и 24.На выходах элементов ИЛИ 13 и 17 формируются соответственно сигналыР; = т 1 т / Р-1 Р-Р, =ХГ; ,1 ХР т /ТЖ - т, - прямой и обратный коды переноса в старший (т+1)й- разряд; перенос передается по шинам 21 и 22 дальше по схеме сквозного пе375646 д 1 о: - Р, (Х 1 Р/ Х,Р 1) или суо- = Р(ХсР 1 / Х,Рс 1),20 переключающие регистр 1 соответственно, или из единичного состояния в нулевое, или из нулевого - в...

Номер патента: 377770

Опубликовано: 01.01.1973

МПК: G06F 7/50

Метки: переноса, сумматора

...И 5,б и ИЛИ - НЕ 7, реализует функцию неравнозначности (+1) разряда. Схема И -ИЛИ - НЕ (+1) разряда, составленная изэлементов И 8 и 9 и элемента ИЛИ - НЕ10, вырабатывает сигнал отсутствия переноса(+1) разряда, При появлении переноса в(+1) разряде на выходе элемента 10 возникает сигнал О полярности. Один вход элемента И 9 связан с входом 11, принимающим сигнал переноса 1-го разряда, другойвход элемента И 9 - с выходом схемы неравнозначности (+1) разряда.Входы 12 - 15 связаны с выходами триггеров регистров слагаемых (+2) разряда. Элементы И 16, .17 и элемент ИЛИ - НЕ 8составляют схему неравнозначности (+2)разряда. Сигнал переноса (+2) разряда вырабатывается схемой, состоящей из элементовИ 19 и 20 и элемента ИЛИ - НЕ 21.На входы 22 - 25...

Номер патента: 378844

Опубликовано: 01.01.1973

Автор: Курчидис

МПК: G06F 7/50

Метки: двоичный, накапливающего, параллельный, сумматор, типа

...Перед сложением первое слагаемое находится в регистре 1, второе - в регистре 2.В первом такте осуществляется поразрядное сложение по модулю 2. Управляющий импульс от шины 3 через вентили 4 и схемы 5 сборки б проходит на счетные входы триггеров регистра 1,Во втором такте управляющим импульсомот шины б осуществляется реализация переносов, для чего служат вентилями 4, 7 - 12, схе. О мы сборки 5, И, 14 и линия задержки 15. Находясь в шине переноса, импульс переноса, пройдя через линию задержки 15, поступает через схему оборки б на счетный вход триггера регистра 1. Время задержки, создаваемое линией задержки, выбирается несколько большим по сравнению со временем задержки вентиля 7,В третьем такте импульс от шины 1 б через схему сборки 13...

Номер патента: 410391

Опубликовано: 05.01.1974

МПК: G06F 7/50

Метки: 410391

...триггер коррекции 27 данной тетрады.Тогда в ю-й тетраде получается.5=а,+ Ь,+сс г - 16. Во втором такте сложения к сумме 5 через схемы совпадения 6, 8, 10, 12 прибавляется содержимое счетчика констант. Ааналогично, содержимое с сетчика констант прибавляется ко всем остальным тетрадам сумматора.При этом возможны случаи:1. В первом тактс сложения переноса не было 5: - а, + Ью+ сс г + и+ 1", (1) где 5 м - содержимое с-й тетрады при второмтакте сложения;п + 1 - дополнительный код основания системы счисления. а,+Ь,+сс ю(п, (3) где п - основание системы счисления, тогда5 и: - аю+ Ью+ сс г+ и+ 1" (16 и перенос в (7+1)-ю тетраду отсутствует.5 ю - ошибочный результат, так как в тетраде избыток п + 1 остался.Если 5,ю - а, + Ь, + асс г+ и+ 1" -...

Номер патента: 415660

Опубликовано: 15.02.1974

МПК: G06F 7/50

Метки: 415660

...всех разрядов комбинационного сумматора 1 на вы; одах схемы контроля 4 сигнал ошибки не возникает и в ре гистре отказов 5 записывается код, под действием которого схема управления 6 обеспечивает работу суммирующего блока в обычном режиме, т. е. в режиме работы известного устройства для суммирования. При выходе из 25 строя одного нлн нескольких разрядов сумматора схема контроля выдает на регистр о 1 казов 5 код, указывающий те узлы 2 комбинационного сумматора 1, в которых произопгли отказы. По этому коду схема управления 6 30 отключает узлы с отказавшими разрядами(отключение происходит даже в случае отказа одного разряда).Предположим, что отказялн разряды вузлах (Р(т). Тогда схема управления откл 1 очит эти узлы, я из оставшихся...

Номер патента: 416690

Опубликовано: 25.02.1974

МПК: G06F 7/50

Метки: 416690

...вычитающне счетчики 2 и 3 находятся в нулевом состоянии. После записи в вычитающие счетчики 2 и 3 суммпруемых чисел дешифраторы 4 и 5 нуля этих счетчиков выдадут разрешаощпе сигналы, схемы И 6 и 7 откроются и последоватсльнось импульсов поступит на вы итающпе счетчп кп 2 и 3. Одновременно с дешифраторов 4 и3 111 25 30 П мет изобретения Составитель В, Пахуно сдактор А. Бат,гии Тсхос, нЧ, Богданова Кор 1 сктор Р, Юсино;аз 15102 Из ЦНИИПИ Госуд д Ъ 530арствсннопо делам изМосква. 5 КТираж 624комитета Совета Министбретений и открытийРаушская наб д. 45 ПодписиоСССР Типография, пр. Сапунова,5 нуля поступят сигналы па схему 8 переключения.Схема 8 переключения работает таким ОО"разом, что при наличии двух сигналов па еевходах 0 на выдает сигнал...

Номер патента: 416691

Опубликовано: 25.02.1974

Авторы: Гази, Мкртч, Троичный

МПК: G06F 7/50

Метки: 416691

...пороговых элементов соединены вместе и подключены к шине х;2, вторые входы всех пороговых элементов подключены к шине х;, третьи входы всех пороговых элементов подключены к шине уэ, четвертые входы всех пороговых элементов подключены к шине уР, пятые входы всех пороговых элементов подключены к шине С, кроме того, шестые входы второго и третьего пороговых элементов подключены к инвсрсному выходу порогового элемента ПЭ 1, а седьмой вход порогового элемента ПЭЗ подключен к инверсному выходу порогового элемента ПЭ 2.Рассмотрим работу схемы на примерах, принимая за логическую 1 высокий уровень потенциала, а за логический 0 - низкий уровень, Пусть х=- О, у, = 2, С 1= - О, Согласно табл. 1 это означает, что х 1 е=О, хэ=-О, уи=1, у,э =0 и С;=...

Номер патента: 417789

Опубликовано: 28.02.1974

МПК: G06F 7/50

Метки: 417789

...счет того, что токи управления диодами 11, 12 ключа 8 не попадают в цепочку переносов вследствие использования в ключе 8 токовых ключей, выполненных на транзисторах 13, 14, 15. По этой причине уменьшается падение напряжения па открытых диодах 11 и 12 и можно составить цепочку переносов для большего числа разрядов.Когда на базу транзистора 2 подается сигнал П;=1, транзисторы 2 и 3 открываются и транзистор 3 подсоединяет выходную точку разряда к шине +У,. При подаче на эмиттер транзистора 5, включенного по схеме с общей базой, сигнала Н;=1, транзисторы 5 и 6 открываются и транзистор 6 подключает выходную точку разряда к шине - У. Резистор 7 служит для предотвращения выхода из строя транзисторов 5 и 6 в переходный период при возможном...

Номер патента: 421007

Опубликовано: 25.03.1974

Авторы: Акимов, Бери, Изобретени, Хрычев

МПК: G06F 7/50

Метки: двоично-десятичный, сумматор

...шина,нерейноса младшей декады.Кроме того, выход 18 младшего разряда каждой декады, за исключением самой младшей, и выход 18 знакового разряда через элемент 2 задержки соединен со входом схемы 9 совпадения и через инвертор 14 - со входом схемы 10 совпадения. Вторые входы схем 9, 10 совпадения объединены между собой по всем декадам сумматора шиной 24. Выходы схем 9, 10 совпадения подключены к единичному и нулевому входам триггера 15. Выход 26 триггера 15 через схему 11 совпадения и собирательные схемы 3 соединен со входами 19 первого и третьего двоичных разрядов предыдущей мл адшей декады. Втор ые входы схем 11 совпадения объединены общей шиной 27 по всем декадам сумматора.Устройство работает следующим образом.Суммирование...

Номер патента: 426131

Опубликовано: 30.04.1974

Авторы: Гринштейн, Попов

МПК: G01B 7/02, G06F 7/50

Метки: детали, значениями, линейного, максимальным, между, минимальным, размера, разности

...10 и установленных на его входах двух накопительных аналого-цифровых преобразователей 11 и 12, соединенных с выходом преобразователя 1. Один из этих аналого-цифровых преобразователей служит для преобразования отрицательного сигнала в цифровой код, а другоп - для преобразования положительного сигнала в цифровой код. Шаг временного квантования в аналого-цифровых преобразователях 11 и 12 больше или равен длительности перемещения детали на заданное линейное или угловое расстояние. Заданным расстоянием при угловом перемещении (вращении) детали может быть, например, один оборот детали. 1-1 акопительные аналого-цифровые преобразователи напряжения или тока, как известно, содержат генератор импульсов, счетчик импульсов, цифро-аналоговый...

Номер патента: 429422

Опубликовано: 25.05.1974

Авторы: Виль, Гаймалов, Мкртч

МПК: G06F 7/50

Метки: сумматор, трехвходовый

...подключен к входу третьего эмиттерного повторителя. Коллектор трехэмиттерно.го опорного транзистора подключен к вхону четвертого эмиттерного повторителя. Базы первого и четвертого, второго и пятого, треть его и шестого информационных транзисторовсоединены попарно и подключены ко входам сумматора.Работа устройства происходит следующим образом.25 В исходном состоянии, т. с. когда все слагаемые равны нулю (х=у=г=О), открыты все опорные транзисторы и на их коллекторах а следовательно, на выходе схемы уровен потенциала низкий (5=0). Пусть х=1, 30 у=О, г=О. Тогда открыты первый и четверЗаказ 2761/13ЦН Изд.866 Тираж ПИ Государственного комитета Совета по делам изобретений и открыт Москва, )Я 5, Раушская наб., д.624 ПодписноеМинистров СССРй4/5...

Номер патента: 432495

Опубликовано: 15.06.1974

Авторы: Зайончковский, Палагин

МПК: G06F 7/50

Метки: суммирующее

...последовательное с итывание на выходы устройства результируюцих сигналов переноса, поступает на вход тех же формирователей тока 11 или 12. На входе одного нз ключей 9 45 считывания появляется позиционный сигнал переноса, и по шине 4, связывающей через схему разделения тока 7 выходы данного формирователя тока и ключа 9, протекает импульс тока считывания, который стремится 50 переключить в исходное состояние элементы 2 столбца матрицы. В результате в одной из шин 5 возникает сигнал, которьш через усилитель 13 (14) передается на выход устройства, и один из четырех элементов 2 разрядной сум мы хранит ее результирующее значение,При правильной кодовой структуре цифры переноса на входе и соответствии веса позиции результирующего...

Номер патента: 432496

Опубликовано: 15.06.1974

Автор: Морозов

МПК: G06F 7/50

Метки: накапливающего, параллельный, переносом, сквозным, сумматор, типа

...сигнала переноса 2 следует подать также сигнал установки в нулевое состояние,При поступлении на входы сумматора слагаемое число импульсов низкого потенциала, отображающих слагаемые числа, в тех разрядах, где цифра равна единице, на выходах клапанов ввода чисел 3 формируются импульсы высокого потенциала. Эти импульсы поступают на счетный вход суммирующих триггеров 1 и подготавливают их к счетному запуску. Счетный запуск осуществляется во время формирования заднего фронта импульсов, отображающих слагаемые числа, когда на счетных входах триггеров 1 формируется отрицательный фронт. Триггеры 1 переключают 5 1 О 15 20 25 30 35 40 45 50 55 60 65 ся в,противоположиое исходному состояние, осуществляя тем самым псразрядное сложение чисел, В...