G06F 7/50 — для сложения; для вычитания
Устройство для суммирования-вычитания чисел с плавающей запятой
Номер патента: 1667056
Опубликовано: 30.07.1991
МПК: G06F 7/50
Метки: запятой, плавающей, суммирования-вычитания, чисел
...Востается неподвижной, а мантисса А последовательно сдвигается на О, 1, 2; , и разря дов, в блоках и + 6, ., 2 п + 6 формируются,(и+ 1) 2 п - разрядные предварительные счммы Яп+2, Яп+3, , Я 2 п+2 при условии, что, мантисса А остается неподвижной, а ман, тисса В последовательно сдвигается на О, 1,, блоке 3 и поступает на третьи адресные, входы блоков 5, 62 п + 6, В результатеэтого на выходах заранее запрогрэммиро, ванных блоков 5, 6, , 2 п + 6 формируютсяпредварительные суммы 31, 32, , оп + 2,. которые обхразчют все возможные разности, В,2 - А.2, либо А.2 - В,2, либо суммых, УА,2" +В,2" в прямом,дополнительномилиобратном коде, как при Х 4 У, так и приХ У(вид операции и код чисел задаютсякомбинацией соответствующих логиче ских значений...
Устройство для подсчета числа единиц
Номер патента: 1667083
Опубликовано: 30.07.1991
Авторы: Авгуль, Костеневич, Супрун, Терешко
МПК: G06F 11/28, G06F 7/50
Метки: единиц, подсчета, числа
...2 ,гп е+ 1) устройства на тест-набор Се (е = 1, 2, 3, 4) при отсутствии неисправностей имеет видЙе = (ае, Ье, Ье,Ье,эе)гдеае б (0,1); Ье б(0,1)Следовательно, анализ реакции устройства на результаты тестирования может быть выполнен без затруднений,В таблице представлены двоичные номера, реализуемые устройством при и = 4 ф.с,б.ф. в рабочем режиме, а также тест-наборы и эталонные реакции на них в режиме контроля,Независимо от числа информационных входов устройство проверяется четырьмя тест-наборами, вид которых фиксирован.Предлагаемое устройство позволяет обнаружить все константные неисправности произвольной кратности,Кроме того, устройство обладает однородной и регулярной структурой, построено на логических элементах с ограниченным числом...
Устройство для суммирования м чисел
Номер патента: 1672439
Опубликовано: 23.08.1991
Авторы: Айдемиров, Бодин, Зурхаев, Исмаилов, Кокаев
МПК: G06F 7/50
Метки: суммирования, чисел
...поступает на вход сумматора 8, Аналогично соединены и выходы сумматоров 8, 9, 11 и 12. Таким образом, на выходе 15 формируется младший разряд суммы, а на выходе 14 - старший, В следующем такте на входы 2 подается третий разрядный срез входных чисел, а на вход 1 - четвертый. На выходе 15 формируется значение третьего бита суммы, а на выходе 14 - четвертого. И так далее, пока не сформируются все разряды суммы входных чисел.П р и м е р. Пусть необходимо сложить семь четырехразрядных входных чисел 1101, 1001, 0001, 1100, 0110. 0100, 0111.Информация на входах и выходах блоков после каждого такта приведена в таблице,Таким образом, на выходах 14 и 15 сформировалась сумма семи входных чисел 00110100 = 1101 + 1001 + 0001 + 1100+ + 0110 + 0100 +...
Комбинационный сумматор
Номер патента: 1674108
Опубликовано: 30.08.1991
МПК: G06F 7/50
Метки: комбинационный, сумматор
...делителя напряжения. 1 ил,ляющихся выходами элемнавливаются потенциалы, бжению питания Е, если на вНЕ подаются потенциалы мк нулю, если на входах элемциалы большие Е/2.Если на входы 18-20 исигналы (А = В = С = О), то стеля напряжения, реализосторах 11 - 15, в узлеустанавливается потенциалрезультате транзистор 4 зазистор 9 открывается, и нанавливается нулевой поте24 - потенциал 024 =ЗЕ/5зистор 5 закрывается, транвается и на выходе 22 унулевой потенциал,Если нулевой сигнал ивхода сумматора (наприС = 1), то 02 зЗЕ/5. При этранзистор 9, закрываетсяна выходе 21 устанавливае1674108 Формула изобретения Составитель В. ЧерниковРедактор М. Недолуженко Техред ММоргентал Корре ирняк аказ 2922 Тираж 374 Подписное ВНИИПИ Государственного...
Блок формирования переноса
Номер патента: 1679482
Опубликовано: 23.09.1991
Авторы: Горский, Ковалев, Коваленко, Кривега
МПК: G06F 7/50
Метки: блок, переноса, формирования
...на входы 10 и 11 - сигналы генерации Ь=ХУ и распространения Р=Х+У переноса, где Х и % - 1-е разряды входных слагаемых, Если Ь=О и Р=О, то транзисторы 2, 3 и 5 будут закрыты и на выходе переноса 13 останется единичный потенциал, так как открыт транзистор 6 блока переноса предыдущего разряда, Если Ь=1 и Р=О, то транзисторы 3 и 5 будут закрыты, но откроется транзистор 2, и нулевой потенциал с шины 14 поступит на выход 13. Если Ь=О и Р=1, то транзистор 2 будет закрыт, но откроются транзисторы 3 и 5, и сигнал с входа 9 поступит на выход 13, Сопротивление открытого транзистора 6 значительно меньше сопротивления открытых транзисторов и-типа 1 - 5, Поэтому при подаче на вход 9 нулевого сигнала на входе элемента НЕ 8 установится потенциал,...
Многовходовой сумматор
Номер патента: 1679483
Опубликовано: 23.09.1991
Автор: Тарануха
МПК: G06F 7/50
Метки: многовходовой, сумматор
...блоков одноразрядного суммирования соединены с соответствующими . группами информационных входов многовходового сумматора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в многовходовой сумматор введен блок суммирования, входы которого соединены с выходами блоков одноразрядного суммирования группы, а выходы - с входами накапливающего сумматора, тактовый вход многовходового сумматора соединен с тактовыми входами блоков одноразрядного суммирования группы и накапливающего сумматора,2. Сумматор по и, 1, о т л и ч а ю щ и йс я тем, что, блок одноразрядного суммирования содержит две группы узлов одноразрядного суммирования и выходной узел, выходы которого являются выходами блока, входы узлов одноразрядного суммирования...
Четырехвходовой одноразрядный сумматор
Номер патента: 1683007
Опубликовано: 07.10.1991
Автор: Чижухин
МПК: G06F 7/50
Метки: одноразрядный, сумматор, четырехвходовой
...технике и может использоваться дляпостроения многооперандных быстродействующих арифметических устройств.Цель изобретения - упрощение и повышение быстродействия сумматора.На чертеже представлена функциональная схема сумматора,Сумматор содержит элемент 1, сложе" ния"по модулю два, элемент И 2, четыре 10трехаходовцх элемента ИЛИ - НЕ 3 1-3,4,двухвходовой элемент ИЛ И - НЕ 4, элементИЛИ В, входы 6 1-6.4 для подачи сигналовХ 1, Х 2, ХЗ, Х 4) и выходы 7,1 - 7.3 (для получения сигналов суммы С, первого разряда переноса П 1, второго разряда переноса П 2).Элемент ИЛИ 5 может быть выполнен монтажно. Сумматор работает в соответствии со 20следующими логическими выражениями:С-Х ЯХ 29 ХЗЭХ 4П 2=Х 1 Л Х 2 а ХЗ л Х 4 модулю два, элемент И и...
Устройство для суммирования последовательных чисел
Номер патента: 1683008
Опубликовано: 07.10.1991
Автор: Дровянников
МПК: G06F 7/50
Метки: последовательных, суммирования, чисел
...разрядами вперед. После импульсов останавливается, а после окончания сигнала синхрониэацил подачи последовательных чисел на входе 13 устанавливается в исходное положение, Частота генератора 1 выбирается, исходя из быстродействия применяемых элементов, а длительность сигнала синхронизации подачи последовательных чисел на входе 13 формируется с таким расчетом, чтобы за время его действия успевали выработаться все и+1 сигналов распределителя 1 импульПри поступлении нового сигнала синхронизации н" вход 13 и следующих разрядов последовательных чисел на входе 12 цикл повторяется. Пссле окончания гп циклов в случае, если установлен режим приема чис старшими разрядами вперед, результат, ложения и последовательных а-разрядных чисел можно...
Сумматор последовательного действия
Номер патента: 1689945
Опубликовано: 07.11.1991
Авторы: Квитка, Короновский, Стратиенко
МПК: G06F 7/49, G06F 7/50
Метки: действия, последовательного, сумматор
...представлении операндов. Первийрежим обеспечивается подачей единичного сигнала на вход 26 режима работы, а второй - подачей единичного сигнала на вход 25 режима работы.Последовательный сумматор в режимесложения чисел в коде с иррациональным основанием 12 работает следующимобразом,Триггеры 3 и 4 перед началом работы устанавливаются в состояние "0".В каждом такте суммирования на входы17 и 19 сумматора подаются два разряда (начиная с мпадшего и следующегоза младшим) первого операнда, а навходы 18 и 20 - соответствующие разряды второго операнда, причем навходы 17 и .19 сумматора поступаютодноименные разряды четних весов сиррациональным основанием 2, а навходы 18 и 20 - одноименные разрядынечетных весов кода с иррациональнымоснованием...
Устройство для определения функций принадлежности линейной комбинации нечетных множеств
Номер патента: 1691836
Опубликовано: 15.11.1991
Автор: Борисов
МПК: G06F 7/50
Метки: комбинации, линейной, множеств, нечетных, принадлежности, функций
...К 1, К 2.Кп, а на выходах блока 17 умножения сигналы А 1 а 1, А 2 а 2 Ап ап, которые суммируются в сумматоре 18,По сигналу запуска с входа 19 включается генератор 20, который вырабатывает импульсы, подсчитываемые в счетчике 21, Сигнал на кодовом выходе счетчика соответствует текущему значению у результирующей функции принадлежности Муу), Если начальные текущие значения у необходимо сделать отрицательными, то начальное состояние счетчика соответствует требуемому начальному значению, При этом вместо выхода переполнения выходной сигнал счетчика может подаваться на дешифратор максимального значения носителя, с выхода которого сигнал подается через элемент 12 задержки на вход останова генератора 20,Из текущего значения у с выхода счетчика...
Устройство для вычисления модуля разности двух чисел
Номер патента: 1693602
Опубликовано: 23.11.1991
Авторы: Ганушкин, Кучеренко, Никитин
МПК: G06F 7/50
Метки: вычисления, двух, модуля, разности, чисел
...";На ста,"вшие адресные РхОДЫ Олока 12 Определяет, что старшие 5-1 разряды числа на в:",ОД 8 31 больше сарших Г разрЯДОВ числа на входе 4;, то в блоке 12 выполняется вычитание из Г разрядов числа на входе 32 -2 ОазрЯдсв числа на входе 42. Если старшие Г; разрядов числа на входе 31 меньа 8 стар- )5 их Е 1 р;зрЯдов .числа на входа 4 т то в блоке 12 выполняетсЯ вычитание из г 2 разрядов числа на ьходе 42 "2 разряДОВ числа на Входе 32.сли старшие 1 разрЯДОВ числа на входе 31 равны старшим )-1 разрядам числа на входе 41, то в блоке 12 вцполняетсявычитание по модулю между Е 2 разрядамичисел, содержащихся на входах 32 и 42. Навыходах блока 12 формируется результатвычитания по модулю для Е 2 разрядов чисел, разряд заема вычитания в случае,...
Блок переноса сумматора
Номер патента: 1695293
Опубликовано: 30.11.1991
Авторы: Коваленко, Малинин, Сомов, Щетинин
МПК: G06F 7/50
Метки: блок, переноса, сумматора
...10 тока, проходит через открытый транзистор 7 на резистор 9. При этом нэ прямом выходе 16будет уровень напряжения, соответствующий логическому нулю (Р=О), а на ин-версном выходе 17 - уровень логическоиединицы (Р=1).Если А=1, В=О или А=О, В=1, то один изтранзисторов 1 и 2 откроется, и в зависимости от значения сигнала С ток, вырабатываемый источником 1 О тока, потечет либо врезистор 8 через открытый транзистор 4(при С=1), либо.в резистор 9 через открытый транзистор 6 (при С=О). В результатена выходах 16 и 17 устанавливаются значения Р=1, Р=О при С=1 или Р=О, Р=1 приС-О.Если А=1 и В=1, то транзисторы 1, 2, 3 и5 откроются, и независимо от значения сигнала С ток с источника 10 тока потечет через резистор 8. При этом на выходах 16 и 17...
Устройство для сложения и вычитания чисел
Номер патента: 1698887
Опубликовано: 15.12.1991
Авторы: Дрозд, Огинский, Полин
МПК: G06F 7/50
Метки: вычитания, сложения, чисел
...каждого предыдущего сумматора группы 2 подключен к первому входу последующего сумматора группы 2,вторые входы сумматоров группы 2 подключены к входам соответствующих слагаемых устройства, а выходы переноса соединены с информационными входами соответствующих триггеров группы 3, выходы которых соединены с входами переноса соответствующих сумматоров группы 2, выход суммы сумматора 2 Хявляется выходом устройства.Устройство выполняет сложение в последовательном коде щ положительных и и отрицательных чисел и работает следующим образом.Натактовый входустрайства поступают синхроимпульсы ТИ типа "меандр", тактирующие работу устройства. Для этого синхроимпульсы ТИ подаются на синхравход регистра 1 и синхровхады триггеров груп- пы 3,На вход...
Одноразрядный сумматор
Номер патента: 1702360
Опубликовано: 30.12.1991
МПК: G06F 7/50
Метки: одноразрядный, сумматор
...напряжение на ега эмиттере не превышает 20 д, и база через резистор 23 подключена к положительной шине ЗО источника питания, напряжение которой значительно превышает 20 д,Вследствие этога напряжение на коллекторах транзистора 7 во всех случаях за искгпачением первого близко к потенциалу узла 37 сумматора. В первом из рассмотренных случаев напряжение в указанной точке равно 30 д, чта достаточно для того, чтобы транзисоры 9 и 10 находились в открытом состоянии (переход эмиттер-база транзистора 7 закрыт, база транзистора 8 подключена к положительной шине 30 источника питания через диод 15, резистор 23 и прямасмещенный переход база-коллектор транзистора 7).В этом случае в силу того, что транзисторы 9 и 10 открыты, напряжения на выходах 32...
Формирователь переноса
Номер патента: 1702361
Опубликовано: 30.12.1991
Автор: Курочкин
МПК: G06F 7/50
Метки: переноса, формирователь
...р-типа 12,13 и на выходе 5 переноса данного разряда формирователя устанавливается уровень логического "О".Разряд формирователя работает в режиме передачи сквозного переноса при несовпадении сигналов на его входах 2 и 3 разрядов операндов; при этом на его первом и втором выходах 8,9 управления формируются соответственно уровни логических "1" и "О", первый МДП-транзистор р-типа 12 и второй МДП-транзистор и-типа 18 закрыты, первый МДП-транзистор и-типа 17 и второй МДП-транзистор р-типа 13 открыты, и состояние сигнала на выходе 5 переноса данного разряда формирователя определяется уровнями сигналов на его первом и втором входах 6,7 управления, а также уровнем сигнала на его входе 4 переноса. Так, если на входах 6 и 7 управления...
Контролируемый сумматор
Номер патента: 1702371
Опубликовано: 30.12.1991
Авторы: Дрозд, Карпенко, Клембоцкий, Кравцов, Полин, Соколов, Шипита
МПК: G06F 11/00, G06F 7/50
Метки: контролируемый, сумматор
...элемента ИЛИ 12 поступает сигнал переноса р = а вЯ)(аО+в) с.В контрольном режиме на вход 15 контролируемого сумматора подается сигнал 1,что приводит к разрешению прохождения сигналов с выхода первого триггера 2 через элементы И 3 и 5 на первые входы элементов ИЛИ 8 - 10, установке сигнала "О" на вы 10 ходах первого 4, второго 6 и третьего 7 элементов И. Кроме того, сигнал "1" поступает на нулевой вход второго триггера 14. На временных диаграммах (фиг,2) видно, что при установке контрольного режима на выходах первого 8, второго 9 и третьего 10 элементов ИЛИ появляются соответственно сигналы "1", "0", "0", При поступлении фронта синхросигнала, поступающего на вход 12 синхронизации контролируемого сумматора, происходит регистрация значения...
Конвейерный сумматор
Номер патента: 1714588
Опубликовано: 23.02.1992
МПК: G06F 7/50
Метки: конвейерный, сумматор
...4 должны поступать сигналы"Лог,О". В течение всех тактов работы конвейерного сумматора в этом режиме на разряды 3,3 первогоинформационного входа 3 и йа разря"ды 4,4 л второго информацион"ного входа 4 должны поступать сигна"лы "Лог.О".ЗОПри подаче на первый вход 6 управления и на второй вход 7 управлениясигнала "Лог.О" конвейерный сумматорработает в режиме сложения прямыхкодов входных чисел.В этом режиме происходит вычисление отдельных сумм ББ каждойпары г,п-разрядных исходных чисел: В 1-й ячейке 2 на (К+-1)-м такте работы происходит вычисление 1-го разряда суммы К-й пары исходных чисел (х=1,п, К = 1,г/2), причем указанное значение сохраняется в ячейках 2 только в течение одного такта.При подаче на первый вход 6...
Многовходовое последовательное суммирующее устройство
Номер патента: 1714589
Опубликовано: 23.02.1992
Авторы: Авгуль, Татур, Фурашов, Яцкевич
МПК: G06F 7/50
Метки: многовходовое, последовательное, суммирующее
...сумматор и (п)-разрядный буФерный регистр содержит в одноразрядном сумматоре на (2 п) вход два комбинационных дерева сумматоров, причем35 и входов устройства соединены с п входами сумматоров первого дерева, выход первого дерева является выходом устройства, входы Второго дерева сое 40 динены с иВыходами триггеров регистра а выход соединен с одним из входов сумматора старшего ранга первого дерева, все Выходы переносов и"1 сумматоров соединены с входами триггеров буФерного регистра запоминания переносов.На чертеже показана Функциональная схема многовходового сумматора последовательного действия для п=18.Устройство содержит входы 1 ь Я =1,18), трехвходовые одноразрядные сумматоры 21 ( = 1,17), разрядный буферный регистр 3, вход 4...
Устройство для сложения чисел с переменным основанием системы счисления
Номер патента: 1714590
Опубликовано: 23.02.1992
Авторы: Дудыкевич, Максимович
МПК: G06F 7/50
Метки: основанием, переменным, системы, сложения, счисления, чисел
...чисел Формационных входах их вторых групп,с переменным основанием системы счис- т.е. коду на разрядных выхрдах суммаления. торов 1 -1 лТаким образом, при наУстройство состоит из комбинацион личии уровня логического "0" на выных сумматоров 1 -1 л, коммутаторов ходе переноса сумматора 1 л комбина 2 -2, групп 3 -Зл элементов И, ционные сумматоры 1 -1 и регистрыкомбинационных сумматоров 4-4 п, ре -5 л образуют единый 4 и-разрядныйгистров 5-5, инФормационной шины двоичный накапливающий сумматор,6, шины 7 управления модулем, входа ЗО процесс приращения инФормации в ко 8,выбора системы счисления, тактово- тором на величину входного числа Аго входа 9 и выходной шины 10, происходит синхронно с приходом такУстройство работает следующим об- товых...
Суммирующее устройство
Номер патента: 1714591
Опубликовано: 23.02.1992
МПК: G06F 7/50
Метки: суммирующее
...нечетности (БКН) пРиоритетный шифратор 5,информационные входы 6, первый 7 ивторой 8 входы синхронизации, пер"вый 9 и второй 10 выходы результата,контрольный выход 11 устройства.Первые входы элементов И первой 1и второй 2 групп подключены к первому входу 7 синхронизации устройства.Вторые входы элементов И первойгруппы 1 соединены с информационнымивходами 6 устройства . Выходы элементов И первой группы 1 подключены ксоответствующим входам первой группыПЛУ 3.ходах элементов И 1 имеют вид; 10111, 01010, 1111, 10100, 01110, 11011.В течение первого тактового импульса 1, поданного на первый вход 7 синхронизации, на вход ПДУ 3 подается разрядный срез младших разрядов слагаемых 10111 и признак переноса 0000, так как в исходном состоянии...
Контролируемый сумматор
Номер патента: 1714603
Опубликовано: 23.02.1992
МПК: G06F 11/30, G06F 7/50
Метки: контролируемый, сумматор
...что видно из табл.1.Неопределенность начального состояния также не имеет никакого влияния на функционирование неисправного контролируемого сумматора, что видно из табл.20-25, где при различных начальных состояниях моделировалась неисправность типа обрыва Х 2 =О.Элемент 2 задержки служит для задержки сигнала на такт (определяетя как т 2- = т" + т + 2 т" + 2 , где т", г, тл, г - времена задержки соответственно на коммутаторе, сумматоре по модулю два, элементе И, элементе НЕ) частоты генерации, а элемент 3 задержки - для выравнивания времени появления сигнала на входе коммутатора, которое определяется задержкой элемента НЕ 4.Формула изобретения Контролируемый сумматор, содержащий первый и второй сумматоры по модулю два, первый, второй и...
Блок формирования переноса сумматора
Номер патента: 1718214
Опубликовано: 07.03.1992
Автор: Павлова
МПК: G06F 7/50
Метки: блок, переноса, сумматора, формирования
...2 разряда 11 пропускает уровень сигнала логической единицы на выход 16 переноса разряда 11(С 1), а также на исток р-канально1718214 35 10 20 го транзистора 2 разряда 12, который закрыт уровнем сигнала логической единицы, поступающего на его затвор с выхода элемента ИЛИ - НЕ 19 разряда 12, на соответствующие входы которого поступают уровни сигналов логического нуля, уровень сигнала логической единицы на сток транзистора 2 разряда 1 г и на выход 17 переноса разряда 12 (Сг) не передается. Транзистор 2 разряда 1 э открыт уровнем сигнала логической единицы, поступающего с выхода элемента ИЛИ - НЕ 19 разряда 1 э, на входы которого поступают уровни сигналов логического нуля и логической единицы, открытый транзистор 2 разряда 1 э передает...
Последовательный к-ичный сумматор
Номер патента: 1721601
Опубликовано: 23.03.1992
МПК: G06F 7/50
Метки: к-ичный, последовательный, сумматор
...и возбуждаются два его выхода, номер которых соответствует сумме очередныхцифр операндов и переноса из предыдущего разряда, При этом сумматор 3цифр открывается, если перенос отсутствует, а сумматор- если присутствует, Элементы 5 и 6 задержки запоминают на один такт состояние; переноса нет - элемент 5, перенос естьэлемент 6, Процесс суммирования цифрповторяется до суммирования двухстарших цифр Хи " после чеговыполняется пустой такт суммированияс Х, = О и У,( = О для полученляВф(выходного переноса,Предлагаемый сумматор обладает повышенным быстродействием благодаря отсутствию задержки на сложение переноса иэ предыдущего разряда с цифрой суммы или цифрой .одного из операндов.Формула изобретенияПоследовательный К-ичный сумматор, содержащий...
Двоично-десятичный сумматор
Номер патента: 1728859
Опубликовано: 23.04.1992
МПК: G06F 7/50
Метки: двоично-десятичный, сумматор
...2 функций генерации и транзита десятичного переноса, выход 10 суммы тетрадного сумматора 1 первой группы соединен с первым информационным входом тетрадного сумматора 4 второй группы, выход суммы. которого соединен с выходом 1-й тетрады выхода 9 результата двоично-десятичного сумматора, вход 7 переноса которого соединен с входом переноса тетрадного сумматора 4 второй группы и первым входом блока 3 десятичного переноса, выход 12 формирователя 2 функций генерации и транзита десятичного переноса соединен с (+1)-м входом блока 3 десятичного переноса, выход)-го десятичного переноса блока 3 десятичного переноса (1и) соединен с вторым информационным входом тетрадного сумматора 4 второй группы и входом переноса тетрадного сумматора 4+1...
Многовходовой одноразрядный сумматор
Номер патента: 1730620
Опубликовано: 30.04.1992
Авторы: Авгуль, Егоров, Супрун
МПК: G06F 7/50
Метки: многовходовой, одноразрядный, сумматор
...реализуются логические функции 1 о, т 1 и 12 соответственно, составляющие двоичный код числа логических единиц, содержащихся во множестве входных сигналов (х 1, х 2, х 3, х 4, х 5, хб) бК =, Х 1 = 412 + 211+ 1 о. 1=1 Логические функции 10, 1 и 12 реализуются сумматором согласно следующим выражениям:- Х 1 .г Х 2 + ХЗ + Х 4 . Х 5 Ь Хб;11 =Х 1 Х 2 ХЗХ 4 Х 5 Хб + Р 2(Х 1, Х 2, ХЗ, Х 4, Х 5, Хб)++ Р 4(х 1, х 2, хз, х 4, х 5, хб);т 2 = Г 4(х 1, х 2, хЗ, х 4, х 5, хб),где функции пороговых элементов 4 и 5 спорогом К (К = 2,4) определяются как 10 Значения реализуемых сумматором логических функций 1 о, 11 и 12 представлены втаблице,Формула изобретенияМноговходовой одноразрядный сумма 15 тор, содержащий два элемента СЛОЖЕНИЕПО МОДУЛЮ ДВА, первый...
Устройство для подсчета числа единиц
Номер патента: 1730621
Опубликовано: 30.04.1992
Авторы: Авгуль, Егоров, Костеневич, Супрун
МПК: G06F 7/50, H03M 7/00
Метки: единиц, подсчета, числа
...функции то, 71, 12, тз, соответствующие числу единиц входной информации. 1 ил,где р 1 = х 1 Я х 2 + хз Я х 4х 5; ф 1=хб(Р х 7 Я х 8 х 9 Рх 10; ф 2 = М 2 (х 1, х 2, хЗ, х 4, х 5); 5 ф = М 2 (Хб, Х 7, Х 8, Х 9, Х 10);Р 2 = М 4 (х 1, х 2, хз, х 4, х 5);51/3 = М 4 (хб, х 7, х 8, х 9, х 10),5 Здесь функция п-входового мажоритарного элемента с порогом К (К = 2,4) определяется как где п Ю (3,5) Е С (0,1) и 1 = 1, 2, , и Формула изобретения Устройство для подсчета числа единиц, содержащее четыре элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, три мажоритарных элемента, два элемента И и первый элемент запрета, причем с первого по пятый входы устройства соединены с первого по пятый входами первого и второго мажоритарных элементов и первого элемента...
Сумматор
Номер патента: 1735841
Опубликовано: 23.05.1992
Авторы: Белоус, Новожилов, Ревинский, Хоменя
МПК: G06F 7/50
Метки: сумматор
...сумматора:8 вв Р 4 СВУ(8Р 9(СЧ(Св)(ЧР,йРЯ (СВУО,УРВЛРвЛ(СМР,( ЯР 9(СЛУСУУР ЛРУЛГ,У РУМРЛУРв(Л (Свв УР 1в С С 4 УСУР 4 Л 4 Л (СУ )У 4 Л(С,Ч Ре)Л 4 ЛРЧР Л (бвхУ )/ 17го по девятый, выход седьмого элемента ИЛИ-НЕ 19 соединен с вторым входом первого элемента ИЛИ-НЕ 13, вторыевходы элементов ИЛИ-НЕ 14-16 с второго по четвертый соединены с выходами элементов ИЛИ-НЕ 20-22 соответственно с восьмого по десятый, вторыевходы которых соединены с выходамиэлементов И-НЕ 1-3 соответственнос первого по третий, выходы шестого30 и седьмого 31 элементов НЕ соединены с входами соответственно восьмого 32 идевятого 33 элементов НЕ,выходы которых соединены соответственно с первым входом одиннадцатого элемента ИЛИ-НЕ 23 и входом десятого элемента НЕ 34,...
Конвейерный накапливающий сумматор
Номер патента: 1748151
Опубликовано: 15.07.1992
Автор: Зимнович
МПК: G06F 7/50
Метки: конвейерный, накапливающий, сумматор
...выходах суммы группы конвейерного 25 группы 4 соединен со входом второго слага- накапливающего сумматора;емого параллельного сумматора 1. Выходз - последовательность импульсов на п-го элемента 5 задержки суммы группы 4втором тактовом входе конвейерного на- является и-м выходом 13 суммы группы 4 капливающего сумматора; конвейерного накапливающего сумматора,и - последовательность переносов на 30 Конвейерный накапливающий сумматор.выходе параллельного сумматора;,содержит также элемент ИЛИ 14, причемк - последовательность импульсов на, входы 15 и 16 слагаемого и синхронноготретьем тактовом входе конвейерного на- переноса конвейерного накапливающего капливающего сумматора; сумматора соединены соответственно с вхол - последовательность...
Сумматор по переменному модулю
Номер патента: 1756884
Опубликовано: 23.08.1992
Автор: Оленев
МПК: G06F 7/50
Метки: модулю, переменному, сумматор
...н и яформационных входов,2.1 -2.п и 3,1-3.п навходы сумматоров 1,1. - 1.п. Код переполне- Сумматор по переменному модулю, сония 8,1 - 8 и поступает на второй вход эле- держащий две группы одноразрядных двоментов И 4,1 - 4,п. На элемент ИЛИ 6 30 ичных сумматоров, группу элементов И иподается сигнал "Запуск сумматора", кото- элемент ИЛИ, причем первые и вторые инрый открывает прохождение кода перепол-формационныевходы одноразрядных двонениячерезэлементы И 4,1 - 4.п на вторые ичных сумматоров первой группывходы сумматоров 5.1 - . 5.п. на первые: вхо-. соединены с входами соответствующих разды которых поступает результат а+ Д 35 рядных значений. соответственно первого иКод Суммы Я = а+ф +р + через втоРого Операндов устройства, вход перевремя...
Устройство для суммирования -разрядных последовательно поступающих чисел
Номер патента: 1764065
Опубликовано: 23.09.1992
Авторы: Бенашвили, Гиоргобиани, Имнаишвили, Кулиджанов, Натрошвили
МПК: G06F 7/50
Метки: последовательно, поступающих, разрядных, суммирования, чисел
...В этом же такте, после вычитания происходит прибавление (а+1)-го числа к содержимому 20 триггеров 11 - 1, Одновременно это же число записывается в первых разрядах регистров 71-7 п сдвига и т.д.В исходном состоянии в регистрах 71 - 7 л сдвига счетных триггерах 11 - 1 п и п+1)-ом 25 счетном триггере 16 записаны нули. Следовательно, первый элемент И 8 открыт и на его выходе присутствует логическая единица, Первый импульс поступающий на тактовый вход 19, открывает второй элемент И 9, 30 с выхода которого логическая единица поступает на вторые входы элементов И 3 - 3 второй группы, Одновременно та же единица подается на синхровходы сдвигающих регистров 71 - 7, Если на -м ( = 1,п) инфор мационном входе поступает логическая единица (т,е, когда...