G06F 7/50 — для сложения; для вычитания

Номер патента: 519709

Опубликовано: 30.06.1976

Автор: Грехнев

МПК: G06F 7/50

Метки: сумматор

...где С; - сигнал переноса в старший разРЯД 1С; - сигнал переноса из младшего разряда;Х; - сигнал слагаемого;У; - сигнал на выходе разряда сумматора.Счетный триггер не может изменить свое состояние под действием тактирующего сигнала т только при наличии логических единиц на выходах элементов И - НЕ 8 и 9. Действительно, если на выходе элемента И - НЕ 8 логический нуль, то на входе элементов И НЕ 4 и 5 логический нуль, следовательно на выходе элемента И - НЕ 4 - логическая единица, а на выходе элемента И - НЕ 3 - логический нуль, т. е. с приходом тактирующего сигнала не изменяет своего сигнала на выходе ни элемент И - НЕ 5, ни элемент И - НЕ 6. Аналогично, если сигнал логического нуля присутствует на выходе элемента И - НЕ 9, то элементы...

Номер патента: 523409

Опубликовано: 30.07.1976

Авторы: Мокротоваров, Сентюрин

МПК: G06F 7/50

Метки: десятичный, сумматор

...старших тетрад блока суммирования - к входам блока 10 пересылки, выходы блоков 9 и 10 - соответственно к входам младших и старших тетрад байтов регистра 1.Шина 13 сигнала пересылки содержимого регистров соединена с вторыми входами блоков 3 - 6, шина 14 сигнала пересылки результата - с вторыми входами блоков 9 и 10.Выход блока 7 кода цифры 9 подсоединен к первому входу блока 12 блокировки; выход блока 11 кода зоны - к второму входу блока 12,Первый выход блока блокировки связан с третьим входом блока 10, второй выход блока блокировки - с третьими входами блоков 4 и 6.Сумматор может работать в двух режимах: в режиме десятичного (тетрадного) сложения над числами, представленными в двоичнодесятичном коде, и в режиме символьного сложения...

Номер патента: 525090

Опубликовано: 15.08.1976

Авторы: Калабеков, Малафеев, Мурадян, Тузов

МПК: G06F 7/50

Метки: многовходовой, многоразрядный, сумматор, частотно-кодированных, чисел

...результату, суммированйя, который поступает на попосовые фильтры 6 9.В полосу пропускания фильтра 6 попадают частоты, соответствующие значениям суммы щ О, 1, 2, 3. В полосупропускания остальных фильтров попадают частоты, соответствующие значениям суммы: для фильтра 7 - 10, 11, 12, 13; для фильтра 8 - 20, 21, 22, 23; для фильтра 9 - 30, 31, 32, 33, ВТаким образом, сигнал суммы появляется на выходе одного из полосовых фильтров.Далее сигналы суммы поступают на первые входы сдвигаюших разностных смесителей 14-17, на вторые Йходы которых подается такаяЗО частота сдвига Гот генератора 19, которая обеспечивает возвращение сигнала суммы в начальный диапазон частот. Выходы всех сдвигающих смесителей объединены и являются выходом суммы1,...

Номер патента: 528566

Опубликовано: 15.09.1976

Автор: Матвеев

МПК: G06F 7/50

Метки: накапливающий, сумматор

...число ячеек путем уменьшения ячеек в распределителе, а также повысить быстродействие в результате одновременной записи информации во всех группах счетчика.На фиг. 1 представлена блок-схема описьваемого сумматора; ца фцг. 2 - управляемый узел задержки в одном нз вариантов выполнения.В блок-схеме для удобства рассмотрения счетчик разбит на три группы по три триггера в каждой. Однако в принципе число групп триггеров це огранчвается. В оощсм жс случае накапливающий сумматор содержит 11 триггероз, разбитых ца пг групп, содержащих каждаяе более п триггеров. В состав счетчика сумматора входят управляемье узлы задеряк в колцчестзс, равном (пг - 1). Оцсываемый суматор "о;1 ержит двоичньЙ счетк 1, вклочаощцй ч ссоя групы трггеров 2 и урав.яехье...

Номер патента: 531156

Опубликовано: 05.10.1976

Авторы: Грехнев, Маторин, Останков

МПК: G06F 7/50

Метки: последовательный, сумматор

...с четвертым входомэлемента 3. К четвертым входам элементов11 и 12 подключена тактовая шина,В начальный момент времени триггер узла образования и хранения сигнала переноса установлен в нулевое состояние, В этом случае на выходе элемента 10 - логический "Оф, т,е, отсутствует сигнал переноса, на выходе элемента 9 - логическая ф 1 ф, т, е, имеется сигнал инверсии переноса, Поскольку тактовый импульс отсутствует (равен логическому "Оф), то на выходах элементов 11 и 12 - логические "1", следовательно, значение сигнала на выходе элемента 13 совпадает со значением сигнала на выходе элемента 10 и равно С;, Суммирование входных сигналов и сигнала переноса производится сумматором в соответствии с таблицей истинности. Значения входного сигнала...

Номер патента: 531157

Опубликовано: 05.10.1976

Автор: Власов

МПК: G06F 7/50

Метки: действия, параллельного, сумматор

...7 поступает импульс, который производит инвертированиеэтого триггера,Г 1 о второму временному такту ( )выполняется операция логического сложенияпервого и второго слагаемых. Для этогона шину 11 подается импульс, за счет чего код, хранящийся в накапливаюшем регистре, накладывается на код второго слагаемого, При этом второй такт формируется путем инвертирования импульсов первого и третьего тактов с последуо цигг подключением этих сигналов к логическомуэлементу "И". Длительность второго тактаравна времени, измеряемому от заднегофронта первого такта до переднего фронтатретьего такта, т, е, время, необходимоедля выполнения операции логического сложения не влияет на быстродействие работы сумг гатора,По третьему временному такту () выполняется...

Номер патента: 532859

Опубликовано: 25.10.1976

Авторы: Динкевич, Кан, Раков

МПК: G06F 7/50, G06F 7/70

Метки: поразрядного, сложения, чисел

...того, на один цз входов каждого элемента ИЛИ подается сцнхросигнал,Работа устройства заключается в следую.цем,Каждый разряд входных чисел А, В;,представленных позиционным десятичным кодом, преобразуется в вероятности появле53283ния импульсов в бинарных случайных последовательностях Р; Р; с коэффициентомэопреобразования "о, т,е, А;: Р гр - "ооЭти последовательности сум 2мируются элементами ИЛИ, на третий входкоторых подается последовательность с вероятностью появления импульсов, пропорциональной переносу из младшего разряда встарший, для чего служит делитель с коэффициентом депения -310На выходе элементов ИЛИ образуетсяпоследовательность с вероятностью появления единиц Р; = - Р + Р + Р.)с помощьювспомогательных Т -сигналов (на схемене...

Номер патента: 535571

Опубликовано: 15.11.1976

Авторы: Белков, Братальский, Лушпин

МПК: G06F 7/50

Метки: группового, переноса, сумматоре, формирования

...шиной(21 - 1)-го разряда первого слагаемого, второй вход первого и первые входы четвертогои пятого элементов И-НЕ 15, 18 и 19 соединены с шиной (21 - 1)-го разряда второго слагаемого. Вторые входы второго и четвертогоэлементов И-НЕ 16 и 18 соединены с шиной21-го разряда первого слагаемого, а третьегои пятого элементов И-НЕ 17 и 19 - с шиной21-го разряда второго слагаемого. 21+ --2- 1 -е формирователи вспомогательных функ 535571 50 55 60 65 5 10 15 20 25 ЗЭ 35 40 45/, т аспий 5 и 7 /= 1, 2 - ) содержат по два двухвходовых элемента И-НЕ 20 и 21, объединенных по выходу, (21+ - 11 -е фор 2 / мирователи вспомогательных функций 6 и 8 содержат по четыре двухвходовых элемента И-НЕ 22 - 25, объединенных по выходу. Первые входы первого и второго...

Номер патента: 538365

Опубликовано: 05.12.1976

Автор: Власов

МПК: G06F 7/50

Метки: двухтактный, накапливающего, п-разрядный, сумматор, типа

...через элемент НЕ 7 запрещает на время длительности этого импульса работу элемента И 11, И в этом случае условия управлением входами элементов И 5,6 и 1 сохраняются независимо от переключения триггера 4. Импульс с выхода элемента ИЛИ 10 через элемент ИЛИ 3 младшего разряда поступает на вход элемента И 1 и проходит в следующий старший разряд до переключения триггера 4, что сокращает время распространения переноса на время переключения триггера. Это повышает быстродействие работы устройства.По второму временному такту формируется результат суммирования двух чисел. Как бьгло отмечено выше, формирование и рас ространение переноса в Ь -ом разряде начинается сразу же после появления первого исполнительного импульса. формирование поразрядного...

Номер патента: 541172

Опубликовано: 30.12.1976

Авторы: Воробьев, Грехнев, Павлюченков

МПК: G06F 7/50

Метки: сумматор

...получен на выходе элемента И - НЕ 2, сигнал переноса в старший разряд с;+ и его инверсия с,+, на выходах элементов И - НЕ 4 и 3, тактовая шина подключена к входам элементов И - НЕ 5 и 6. В режиме сложения на шину разрешения сложения подан сигнал, равный логической единице, а на шину разрешения вычитания - сигнал, равный логическому нулю. Сигнал переноса в старший разряд и его инверсия формируются элементами И - НЕ 3, 4, 7 - 11. Поскольку в начальный момент сигнал на тактовой шине отсутствует, то на выходах элементов И - НЕ 5 и 6 присутствует сигнал логической единицы и связи с выходов этих В режиме вычитания на шину разрешения сложения подан сигнал, равный логическому нулю, а на шину разрешения вычитания - сигнал, равный логической...

Номер патента: 541173

Опубликовано: 30.12.1976

Авторы: Грехнев, Павлюченков

МПК: G06F 7/50

Метки: сумматор

...шина разрешения сложения - к входам элементов И - НЕ 8 и 9.В режиме сложения на шину разрешения сдвига подан сигнал, равный логическому нулю, а на шину разрешения сложения - сигнал, равный логической единице. Из анализа чертежа видно, что элементы И - НЕ 1, 4, 5, 8 и 9 образуют комбинационную схему выработки сигнала переноса. Поскольку вначальный момент времени тактирующий сигнал отсутствует, равен логическому нулю, то на выходах элементов И - НЕ 2 и 3 - логическая единица и связи с выходов этих элементов на входы элементов И - НЕ 1 и 4 не влияют на формирование сигнала переноса, а в момент изменения состояния триггера под действием тактирующего сигнала эти связи позволяют запомнить предыдущее значение сигнала переноса на время действия...

Номер патента: 543938

Опубликовано: 25.01.1977

Автор: Азизян

МПК: G06F 7/50

Метки: импульсных, последовательностей, суммирования

...следующим образом.Все суммируемые последовательности (6), Г(1 Рэ и , ) подают на входы элемента ИЛИ 1, где они суммируются друг с другом и с последователь 15 ностями импульсов Р ( 1 ), Р ( 1 ) и Р ( 6 ), выявленными соответствующими узлами отработки совпадений.Для отработки совпадений импульсов Р ( ) и Г ( 1 ) последовательность Г ( ) 40 подается через элемент ИЛИ 2 на вход элемента И 7, на второй вход которого по дается импульсная последовательность Р (1 ). Совпавшие импульсы сдвигаются элементом задержки 10 на время Г обра 4 зуя новую последовательность Г( , и по цепи обратной связи поступают на второй вход элемента ИЛИ 2, где суммируются с импульсами последовательности Г ()Результирующая последовательность Р ( 6 ) + 5 О + г ( 6...

Номер патента: 544964

Опубликовано: 30.01.1977

Авторы: Алиев, Багдатьев, Вахабов, Кязимов

МПК: G06F 7/50

Метки: арифметическое

...выход переполнения сумматора 1, выход элемента И, второй выход узла управления переносом и управляющий вход 10.Работает устройство следующим образом, При двухтактной системе синхронизирующих сигналов на управляющий вход 8 подается либо признак прямого кода (при сложении), либо инверсного (при вычитании), на управляющий вход 9 - признак режима, задающий основание д системы счисления, в которой должно работать устройство. Г 1 ри числе разрядов сумматора 1, равном п, максимальное возможное значение Я основания системы счисления О рашю 2".На первом такте в сумматоре 1 выполняется сложение или вычитание чисел Л содержащегося в сумматоре, и Х поступающего на вход 11. В результате в сумматоре образуется при сложении число 2;= (Л;+Х;...

Номер патента: 546884

Опубликовано: 15.02.1977

Авторы: Данчеев, Разыков

МПК: G06F 7/50

Метки: деления

...10 - шина тактовых импульсов,Двоичный умножитель умножает число, записанное на счетчике 6, на делимое х), причем фаза двоичного умножителя на каждом линейном участке меняется случайно. Последовательность импульсов у) с вероятностью 1. проодит через элемент И 7 ц управляет работой счетчика 6 тактовых импульсов. Каждый импульс последовательности у), задержанный на 2 т, с вероятностью 1/е сбрасывает счетчик тактовыимпульсов б в нулевое состояние, Из-за наличия элементов задержки первый тактовый импульс, проходящий после сброса счетчика 6, действует раньше, чем производится опрос счетчика 6 в множительной части схемы, а опрос счетчика 6 производитРедактор Л. Тюрина Заказ 345/12 Изд. М 178 Тираж 899 Подписное Ц 1-1 ИИПИ...

Номер патента: 549808

Опубликовано: 05.03.1977

Авторы: Жабин, Корнейчук, Корниенко, Тарасенко

МПК: G06F 7/50

Метки: деления

...изрегистра 4 в регистр делителя 2. При этомкод сумматора частного 3 прибавляется к коду сумматора делимого 1, а единица, записанная в г-ом разряде регистра сдвига 4 устанавливает г-й разряд регистра делителя 2 в нулевое состояние (первым разрядом считаетсястарший разряд).30По второму управляющему сигналу у, ключ9 анализирует содержимое трех разрядов сумматора делимого 1, и в зависимости от их значений выдает единичный сигнал на один из четырех входов блоков 5 и 8 подачи кодов, Приэтом код из регистра делителя 2 передаетсяв сумматор делимого 1, а код из регистрасдвига 4 - в сумматор частного 3. При передаче обратного и удвоенного обратного кодов в сумматоры 1 и 3 на свободные входы 40(например, для сумматора 1 - это входы, которые не...

Номер патента: 557362

Опубликовано: 05.05.1977

Авторы: Клейменов, Семенюк

МПК: G06F 7/50

Метки: накапливающий, сумматор

...сумматора.В качестве счетного триггера может бытьф1 спольэована универсальная триггерная схемаимеющая один счетный вход и два разрешатсщих входа (например, 1 К-триггер).Слагаемые а и в поступают по входам.22-24 пес;едоватепьно, одно за другим.При этом сложение первого и второго спага."мых Осуществляется при педаче сигналаи цчуПрометк.,точный "1 =-й разряд сумматораработает ".лапуешим Образом. 1 Ъпустим, что на вход разряда 2 поступают слагаемые, имеющие следующие эначепервое слагаемое 0=1, второе слагаемое ц; =1. Ввод слагаемых осуществляется через элемент ИЛИ 15. Слагаемые поступают на счетный вход триггера 5 и на один из входов элемента И. При этом с единичного выхода триггера 5 на элемент И 9 поступает сигнал фразрешение переноса"....

Номер патента: 559237

Опубликовано: 25.05.1977

Авторы: Лужецкий, Оводенко, Стахов

МПК: G06F 7/50

Метки: параллельный, сумматор

...дополнительно содержит блоки коммутации, нормализации и контроля, причем выход суммы параллельного пзлусуммач ора подключен к первому входу блока контроля, а к его второму входу подключеп выход переноса параллельного полусумматора, который подключен также к входу блока коммутации. Первый н второй управляющие входы блока коммутации подключены к первой и второй управляющим шинам, а выход соединен с входом второго регистра и с другим входом первого регистра, выход которого подклочен также к входу олока нормализации, управляющий вход которого подключен к первой управляющей шине, а вьход соединен с третьим входом первого регистра.Сложение двух одноименных разрядов в двоичной фибоначчиевой системе счисле559237 32 -7 1732 32Например, для...

Номер патента: 563675

Опубликовано: 30.06.1977

Автор: Козловский

МПК: G06F 7/50

Метки: сумматор

...на первом входе и отсутствия сигнала на втором входе. Перед суммированием слагаемых сумматор устанавливается в нуль сигналом, поступающим по управляющей шине 5 установки в нуль, т. е, этот сигнал подается на первый вход элемента ИЛИ 7, проходит на выход этой схемы, затем на первый вход элемента НЕ 14, далее на выход этого элемента, на нулевой вход триггера 11 слагаемого и устанавливает этот триггер в нулевое состояние (нулевому состоянию соответствует разрешающий потенциал на нулевом выходе). После этого сигнал поступает на нулевой вход триггера 6 переноса и устанавливает этот триггер в нулевое состояние, затем на первый вход элемента ИЛИ 4, на выход этого элемента, далее он подается на первый вход элемента НЕ 2, проходит на его выход,...

Номер патента: 565297

Опубликовано: 15.07.1977

Авторы: Воробьев, Грехнев, Павлюченков

МПК: G06F 7/50

Метки: комбинационно-накапливающий, сумматор

...результат суммоорования, возможно лишь в случае, если значения сигналов переноса и слагаемого не равенны между собой, в вротивном случае элемент 11 - ИЛИ - НЕ закрыт сигналом, равным ло гическому нулю, с выхода элемента неравнозначностп 8. Сигнал переноса в старший разряд формируется элементами НЕ 7 и И, - ИЛИ - НЕ и элементом неравнозначностп 8, причем его значение запозоинается а 25 время действия тактирующего сигнала пошине 9. Это позволяет исключать повторное срабатывание триггеров в течение действия тактирующего аигнала.В таблице приведены значения выходных Зо сигналов всех элементов, а также результат565297 Выходные сигналы Входные сипналы У;(1+1) т 1; 0 1 0 1 0 1 0 1 0 1 0 1 0 суммирования у; (1 + 1) в зависимости от...

Номер патента: 570052

Опубликовано: 25.08.1977

Авторы: Абелян, Захаров

МПК: G06F 7/50

Метки: модулю, сумматор

...сложения-вычитания переход через модуль Р сумматора.Однако, если истинный результатформируется на непозиционной части сумматора, то время образования истинного резульчата складывается из времени сложения на позиционном сумматоре и времени сложения суммы с дополнением Р.Цель изобретения - повышение быстродействия в связи с сокрашением времени фор- у, мирования истинного результата.Достигается это благодаря тому, что первая группа входов позиционного сумматора подключена к выходам блока инвертирования кода, а вторая группа входов - к шинам второго числа.На чертеже дана блок-схема предлагаемого сумматора по модулю.Она содержит блок 1 инвертирования кода, шины 2 первого числа, шины упоавления 3, позиционный сумматор 4,...

Номер патента: 570896

Опубликовано: 30.08.1977

Авторы: Лужецкий, Оводенко, Стахов

МПК: G06F 7/50

Метки: комбинационный, сумматор

...сумматора 1-го разряда - к третьему входу логического узла (1+1) -го разряда и второму входу элемента И ( - 2) -го разряда,Логический узел каждого разряда содержит два элемента И и три элемента ИЛИ, Первый вход логического узла соединен с первыми входами первых элементов И и ИЛИ, вторые входы которых связаны с вторым входом логического узла, третий вход логического узла - с первыми входами вторых элементов И и ИЛИ, вторые входы которых соединены с четвертым входом логического узла. Выходы элементов И подключены к входам третьего элемента ИЛИ, выходы элементов ИЛИ являются выходами логического узла.На фиг. 1 представлена схема четырех разрядов комбинационного сумматора; на фиг, 2 - схема логического узла.Сумматор содержит шины...

Номер патента: 574716

Опубликовано: 30.09.1977

Авторы: Кондрашов, Кононова, Мельниченко

МПК: G06F 7/50

Метки: арифметическое

...сравнения (А=В) и нулевым выходом триггера признака операции, Входы элемента ИЛИ 15 связаны с вьходами элементов И 11 и 14, входы элемента ИЛИ 16 - с выходами элементов И 10 и 13, входы элемента ИЛИ 17 - с выходами элементов И 11, 12 и 14.К первым входам групп элементов И 18, 19 и 20 подключены информационные входы числа А, а к первым входам групп элементов И 21, 22 и 23 - информационные входы числа В. Вторые входы групп элементов И 18, 19, 20, 21, 22, 23 соединены соответственно с выходами элементов И 13, 10, элементов ИЛИ 17, 15, элемента И 12 и элемента ИЛИ 16. Выходы групп элементов И 18 и 21, 19 и 22, 20 и 23 подключены соответственно к входам групп элементов ИЛИ 24, 25, 26, выходы которых подсоединены соответственно к входам...

Номер патента: 575650

Опубликовано: 05.10.1977

Авторы: Алиев, Салаев

МПК: G06F 7/50

Метки: алгебраическое, суммирующее, частотно-импульсное

...что на основе данного устройства можно формировать частотные последовательности вида Для этого необходимо период частоты Р кодировать импульсами частоты Ф, Гоп, а период частоты Р -импульсами частоты щ Р2 оптЧастотапоступает на вход управляемого; делителя частоты 8. Выходная частота Рделителя8 равна Ю го делителя частоты, а управляющие входы - с выходами второго счетчика импульсов.Входы счетчиков импульсов подключены к выходам соответствующих блоков выделения периодов. 5На чертеже изображена блок-схема устройства.Устройство состоит из блоков выделения периодов 1 и 2 входных частот Г и Р счетчиков импульсов 3 и 4, блока формирования кода суммы 5, умножителя частоты 6, управляемых делителей частоты 7 и 8, генераторов опорной...

Номер патента: 577528

Опубликовано: 25.10.1977

Авторы: Лужецкий, Оводенко, Стахов, Юрченко

МПК: G06F 7/50

Метки: накапливающий, сумматор

...ффибоначчиевой" системе счисления,хааактерно наличие не менее одного нуляпосле каждой единицы, Например, нормальная форма числа 83 имеет видВесаразрядов 55 34 21 13 8 5 3 2 1 1 где 1, Нормаль ная формачисла 83 1 0 1 001 01 00Сложение двух цифр одноименных разрядовв двоичной "фибоначчиевой" системе счисления выполняется согласно следующей таблицец+ц =ц0+1=11+Ц =11+1=1001Если в ,данном разряде слагаемых имеются две единицы, то в "фибоначчиевой" двоичной системе счисления, наряду с переносом в следующий старший разряц, имеется,еще перенос в младший разряд, отстоящищот данного на два разряда, что вьпфекает,из рекуррентного соотношения,ч 6)+чеИ й-Ц+К)=р(н) чО).,Отсюда следует, что при сложении двух многоразрядных двоичных чисел,...

Номер патента: 581470

Опубликовано: 25.11.1977

Авторы: Диденко, Лотто

МПК: G06F 7/50

Метки: накапливающий, параллельный, сумматор

...с единичным выходом триггера 1 предыдущего разряда сумматора.Работу сумматора рассмотрим напримере суммирования чиселА " В " 15 (1 1 1 1),где (А) 1 1 1 1 (15)(С) 1.1 1 1 0 (16 . 14 30)Перенос встарший разрядСлагаемое А помещают в триггеры 1 сумматора, а четные и нечетные разряды слагаемого В подают соответственно на входы разрядов числа 8 и 7. Затем на шину управления 6 поступает тактовый сигнал ввода четных разрядов слагаемого, по которому код четных разрядов слагаемого В поступает на счетные входы триггеров 1 четных разрядов, где суммируются с кодом слагаемого А(С ) 1.10 0 1 (16+9= 25)Перенос встарший разрядПосле этого через промежуток вре- менку ) Т где Т - время задержк), сигнала ввода слагаемого в элементе 5 задержки, а Г -...

Номер патента: 590737

Опубликовано: 30.01.1978

Авторы: Брюхомицкий, Мельник

МПК: G06F 7/50

Метки: вероятностный, сумматор

...15 элемента И 2; подключен к выходу элемента 3; 1 задержки предыдущего звена, второй вход элемента И 2; - к выходу элемента ИЛИ 4; 2 звена, предшествующего предыдущему. Выход элемента ИЛИ 4 последнего звена является выходом сумматора.Работает устройство следующим образом, Известно, что в результате пропускания вероятностных двоичных последовательностей через элемент ИЛИ, на его выходе образует ся неполная сумма этих последовательностей: р (г,) = р (х) + р (у) - р (х) Р (у). (1) Ошибку, вносимую произведением ЗО Р (х) Р (у), можно уменьшить, если полученную по выражению (1) частичную сумму Р(го) повторно пропустить вместе с произведением Р(х) Р(у) через элемент ИЛИ. В этом случае на выходе образуетоя новая неподная сумма Р (гг) - Р (го) +...

Номер патента: 595732

Опубликовано: 28.02.1978

Автор: Великолуг

МПК: G06F 7/50

Метки: вычитания, сложения, фазо-импульсной, форме, чисел

...1 р импульс с фазой вы 1 цтасмоО 6 чсрсз элс.Гцт 1, 11 5 ц ИЛИ 7 стдпдвлцВдст трпггср 36 В цсходцос состояцпГ, благодаря чему прохождсцце и.пульсов цл вход и;рвого разряда пдкопптсл 1 ПОГО счстчша 9 прГкрлц 1 лстся. и В цсм О 1 сдзь 1 Вастся 31 ф 11 ксцровлццым рсзультлт ш 1 чпслсцця разности в песвом разпядс. Прп Вь 1111 слсцпп слсдОгцсГО пдзря 1 л разности разряд ".ф 1 сп 5 П 1 дсмоО ципО мсц ьц 1 П 51) и л 1 , т. Г. процзВГст 31 см ГДЦЦЦЦЫ В РДЗПЯДГ;1 СС 51 ТКОВ ПРЦ ВЫПСЛСНЦЦ разряда ГП 1 шпц. С этой целью импульсом послсдовательцостц Рп (фцг. 2, б) в момснт через элсмсцт 11 1, открытый Гдцццчцымц потсцц ллд.,1 п с прямого вьодл трцггсра 28 и 11 нвсрсного Выхода триггера 36. персключается В Гдпцп:пос состояцпс трцггср 30 (фпг. 2, )....

Номер патента: 603991

Опубликовано: 25.04.1978

Авторы: Каневский, Некрасов, Опрышко, Федотов, Хижинский

МПК: G06F 7/50

Метки: паралельный, разрядный, сумматор

...3 задержки, попадет на,ервыйвход сумматора 4 второго разряда 60В последующем такте (3 Г ) происходит суммирование первых разрядов суммы предыдущих двух слагаемых н третьего слагаемого поданного на входные шины,суммнроэани вторых разрядов первых двух слагаемых с учетом переноса сформированного при суммированнии первых разрядов эТих же слагаемых,В это же время (3 Т ) полученные суммы поступают соответственно через элемент б задержки и элемент И 7 первого разряда на второй вход сумматора 4 первого разряда; через элемент б задержки и элемент И второго разряда на второй вход сумматора 4 второго разряда. Перенос, сформированный в сумматоре 4 первого разряда, пройдя через элемент задержки 5, поступит на вход переноса сумматора 4 второго...

Номер патента: 608158

Опубликовано: 25.05.1978

Авторы: Белков, Братальский, Калинчев

МПК: G06F 7/50

Метки: единиц, суммирования

...в регистр 1 зано-сится 16-ти разрядный исходный код, Весь код делится на 4 группы наразряда в каждой. Четверка разрядов-ой группы (5(-.4) регистра 1 поступает на -й блок предварительного суммирования 3, гдв происходит формирование 4-х сумм, Три стар-р 5 шие суммы бпоков 3 подаются на блок опорных сумм 4, а все суммы-го блока 3. - на ( у - ( )-й блок выходных сумматоров 5.На выходе блока 4 формируются 3 опорные суммы. Опорная сумма С (С = 1 ф 3) пода- зо ется на С-й блок выходных сумматоров 5, где рна складывается с суммами (С - 1)-го 40 0,44 22 0,8 32 0,64 2,8 140 0,8 528 10,56 40 2068 41,36 50 1,0 1024 типом увеличивается незначительно. Бпагоддря введению однотипных блоков схема получается однородной и легко реализуется спомощью...

Номер патента: 622080

Опубликовано: 30.08.1978

Авторы: Герман, Мархасин, Потапов, Соборов

МПК: G06F 7/50

Метки: импульсных, сигналов, суммирования, частот

...времени на выходе устройства появляется импульс выходной частоты, а на выходе элемента Иедактор И, Грузова аказ 1465/7 Изд. Мо 572 Т НПО Государственного комитета Сове по делам изобретений и о 113035, Москва, Ж, Раушскаираж 799а Министров СССРкрытийя наб., д, 4/5 одписно ппография, пр, Сапунова, 2 2 - импульс совпадения, который поступает на единичньй вход триггера 4, устанавливая его в единичное состояние. Тем самым разрешается прохождение импульса выходной частоты в генератора 5, появившегося после импульса совпадения, через элемент И 7 на вход элемента ИЛИ 1.Этот же импульс выходной частоты генератора 5, поступающий через элемент И 3 на нулевой вход триггера 4, устанавливает его в нулевое состояние, тем самым осуществляя запрет...