G06F 7/50 — для сложения; для вычитания

Номер патента: 1019441

Опубликовано: 23.05.1983

Автор: Вершинин

МПК: G06F 7/50

Метки: двоично-десятичный, сумматор

...сумматора, содержит два элемента НЕ, два сумматора по модулю два и третий элемент И, причем входы первого сумматора по модулю два соединены с соответствующими входами знаков операндов " двоична"десятичного сумматора, первый вход второго сумматора по модулю два соединен с первым входом первого сумматора по модулю два, выход которого подклочен к управляющему входу входного блока инвертирования, входу первого, элемента НЕ, третьему вхо 30 ду блока коррекции, к первому входу третьего элемента И, выход первого элемента НЕ соединен с вторым входом первого элемента И и с четвертым входом блока коррекции, выход переноса входного сумматора подклочен к входу 35 второго элемента НЕ, выход которого соединен с вторым входом третьего элемента И,...

Номер патента: 1022153

Опубликовано: 07.06.1983

Авторы: Возняк, Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...ЗАПРЕТ соединен с выходом переноса старшего разряда накапливающегосумматора, информационный вход первого элемента ЗАПРЕТ соединен с входнойшиной знака устройстваНа чертеже представлена функциональная схема устройства для суммиро вания двоичных чисж.Устройство для суммирования двоичныхчисел накапливающий сумматор 1, счетчик 2, элементы ЗАПРЕТ 3 и 4, элементы И 5 и 6, входную шину 7 знака, входную шину 8 слагаемого, шину 9 синхронизации, выход 10 младших разрядов, выход 11 старших разрядов, выход 12 знака.Сумматор 1 содержит также выход 13переноса старшего разряда.15Устройство дпя суммирования двоичных чисел работает следутоцптм образом.Каждое, число, поступающее на шиюя7 и 8 устройства, представлено т инфор-:мационными и одним...

Номер патента: 1022154

Опубликовано: 07.06.1983

Авторы: Борисов, Русанов

МПК: G06F 7/50

Метки: двух, импульсных, последовательностей, разностной, частоты

...выходкоторого черезтриггера подключи к выходу второго 55 четвертый элемент задерия пдключен формирователя импульсов С 31., к второму Входу Второго тщтера и к вто.Известноб устройство работает и аиро рому входу третьего элемента И, соедиком диапазона, соотношений периода и яенного выходом с входом второго але длительностей импульсов вычитаемых мента задержки.3 1022На чертеже изображена блок-схема устройства для получения разностной частоты двух импульсных последовательностей,Устройство содержит первый триггер 1, подюпоченный первым входом к выходу первого элемента 2 задержки, вторым входом - к выходу второго элемента 3 задержки, первым выходом - к первому входу первого элемента И 4, а вторым выходом - к. первому входу второго эле- щ...

Номер патента: 1023322

Опубликовано: 15.06.1983

Авторы: Аспидов, Мищенко, Путеев, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...относится к вычисли- ,шестого элемента РАВНОЗНАЧНОСТЬ,втотельной технике и может быть йсЪоль", рой вход которого соединен с первызовано в цифровых устройствах обра- ми входами восьмого элемента РАВЧОботки информации. ЗНАЧНОСТЬ и второго, элемента И, сИзвестно построение четверичного 5 входом второго элемента НЕ и входомсумматора на основе описывающихего младшего разряда второго операндалогических функций с использованием одноразрядного четверичного суммаэлементов И, ИЛИ, НЕ 1 ,тора, второй вход седьмого элеменНедостатком его является слож- та РАВНОЗНАЧНОСТЬ соединен с вторымность конструкции, выражающаяся в 10 входом восьмого и первым входом девябольшом числе используемых элемен- того элементов РАВНОЗНАЧНОСТЬ, с втотов. рым входом...

Номер патента: 1024907

Опубликовано: 23.06.1983

Авторы: Возняк, Домбровский, Дуда

МПК: G06F 7/50

Метки: суммирования, чисел

...задержки, причем в 1 соды разрядов накапливающего сумматора соединены с разрядами входной шнны устройства, выходы разрядов накапливающего сумматора соединены с разрядами вйходной шины устройстм, вход устаповки в нуии цщзинтора соединен с шиной сброса устройся" вар управляющая шина устройства соеа . динена с управляющим входом накапливающего сумматора, выход переноса стариего разряда которого соединен с первым входом первого элемента И и . через первый элемент НЕ с первым входом второго элемента И, входвая шина знака устройстм соединена с вторым входом второго, элемента И и через второй элемент НЕ -с вторым входом пер вого элемента И, прямой выход первого триггера пошцпочен к третьемувходу первого элемента И, а инверсный выход...

Номер патента: 1034031

Опубликовано: 07.08.1983

Автор: Быков

МПК: G06F 7/50

Метки: двоичный, комплементарных, мдп, одноразрядный, сумматор, транзисторах

...между, шиной питания и5 выходной шиной .трех Р-канальных тран.зисторов и трех в-канальных транзисторов, последовательно включенныхмежду выходной шиной и общей, приэтом затворы каждой пары этих тран 10 зисторов дополняющего типа подключе"ны к одной из трех входных шин, вего логическую часть формированиясуммы введены два Р-канальных транзистора, первый из которых подключенпараллельно первому и второму последовательно включенным Р-канальнымтранзисторам, а второй - параллельно второму итретьему последовательно включенным Р-канальным транзисторам, и два о -канальных транзистора, подключенных соответственнопараллельно первому и второму ивторому и третьему последойательновключенным и -канальным транзисторам,25 причем затворы...

Номер патента: 1035598

Опубликовано: 15.08.1983

Автор: Яковлев

МПК: G06F 7/50

Метки: контролем, многоразрядное, сложения, четности

...контроля результата, выходы которых являются соответственно выходом ошибки внутреннего переноса ивыходом ошибки резульхата устройства, группа выхо" доэ блока предварительного просмотра переноса соединена с группой входов сумматора по модулю два контроля .внутренних переносов, выход блока предварителъного просмотра переноса соединен с вторым входом блока конт. роля выходного переноса, выход кото. рого является выходом ошибки выход.ного устройства, выход ошибки полусуввы устройства соединен с выходом сумматора по модулю дза контроля полусуммы, вход и группа входов.котброго соединены с выходом узла сло-. жения по модулю два и группой.выходов блока формирования полусуммы соответственно, первая и вторая группы входов блока выработки функций...

Номер патента: 1035599

Опубликовано: 15.08.1983

Автор: Курьеров

МПК: G06F 7/50

Метки: сложения, чисел

...последнего одноразрядногосумматора, выход первого элемента ИЛИподключен к входу переноса первого одноразрядного сумматора, первые и вторые входы одноразрядных сумматоров соединены с соответствующими входными раэряДньми шинами первого и второго слагаемых устройства, выходы суммы одноразрядных сумматоровподключены к соответствующим выходнымраэряднын шинам устройства, содержит второй элемент И и второй элемент ИЛИ, причем входы второго элемента ИЛИ соединены с выходом первого элемента И и первьм входом первого элемента ИЛИ соответственно, а выход соединен с выходной шиной знака устройства, каждый одноразрядный сумматор содержит первый и второй полусумма- торы и элемент ИЛИ, первый и второй1035599 3входы первого полусумматора...

Номер патента: 1042012

Опубликовано: 15.09.1983

Авторы: Дшхунян, Коваленко, Машевич, Науменков

МПК: G06F 7/50

Метки: блок, переноса, сквозного, сумматоре, формирования

...к входу 7 полусуммы,данного разряда 1 блока, исток 8 - к входу 9 переносаданного разряда 1 блока, а сток 10 - к выходу 11 переноса данного разряда 1 блока. Затвор 12 транзистора 3 подключен к входу 13 произведения данного разряда 1 блока, исток 14 его к шине 15 нулевого потенциала, сток 16 - к истоку 17 третьего транзистора 4, сток 18 транзистора 4 и исток 19 .трайзистора 5 соединены с выходами переноса 11, а их затворы 20.,21 подключены .к входам 22,23 первого и второго такТирующих сигналов блока соответственно, сток 24 транзистора 4 соединен с шиной питания 25. Каждый разряд 1 блока содержит также элемент ИЛИ-НЕ 26, элемент НЕ 27 и МДП-транзистор 28, сток 29 которого подключен к истоку 17 транзистора 4, исток 30 - к шине 15...

Номер патента: 1043637

Опубликовано: 23.09.1983

Авторы: Рогозов, Самойлов

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...сумматор, содержащий инжектирующий Р- П- р транзистори шесть И-р- И транзисторов, причембазы первого, второго и третьегоИ- - п транзисторов соединены соответственно с первым, вторым и третьимколлекторами инжектирующего Р - П -Ртранзистора и подключены к соответствующим входным шинам одноразрядногосумматора, первые коллекторы перво- б 0го, второго и третьего и- О и транзисторов соединены с четвертым коллентором инжектирующего - П р транзистора и базой четвертого П р П транэис"тора, коллектор которого подключен б 5 к шине суммы одноразрядного сумматора, первый коллектор пятого П - Р- Итранзистора соединен с шиной переноса одноразрядного сумматора, а вторййколлектор соединвн с базой шестогоИ - Р- И транзистора, эмиттеры всехИ р- П...

Номер патента: 1043638

Опубликовано: 23.09.1983

Автор: Власов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...регистр, приемный триггерный регистр, элементы И и ИЛИ, причем н каждом разряде сумматора единичный выход триггера приемного регистра подключен к первому входу перного элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, первый вход ко-бО торого соединен с нулевым выходом триггера накапливающего регистра, а второй вход подключен к входу перено- са из младшего разряда сумматора, выход первого элемента И соединен с ны-б 5 ходоМ переноса в старший разряд сумматора, счетный вход триггера накапливающего регистра соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу нто. рого элемента И, а второй вход - к выходу третьего элемента И, первый вход третьего элемента И соединен с первой шиной...

Номер патента: 1043639

Опубликовано: 23.09.1983

Авторы: Кочнев, Шароватов

МПК: G06F 7/50

Метки: вычитатель, двоичный, одноразрядный

...выход .третьего троичного логического элемента подключен к второму входу первой группы второго троичного логического элемента.На фиг. 1 дана Функциональная схема одноразрядного двоичного вычитателя; на фиг. 2 - временная диаграмма работы одноразрядного двоичного вычитателя при вычитании положительного числа +б из положительного числа +3.Одноразрядный двоичный вычитатель содержит шины уменьшаемого 1 и вычитаемого 2, шину 3 обнуления, троичные логические элементы 4-7, шину 8 разности и 9 заема.Одноразрядный двоичный вычитатель выполнен на одном двухвходовом и трех четырехвходовых троичных логических элементах, выполняющих троичные операции, описываемые соответственно в табл. 1 и 2, Указанные операции образуют Функционально полную...

Номер патента: 1043640

Опубликовано: 23.09.1983

Авторы: Кобринский, Орлова

МПК: G06F 7/50

Метки: вычитания, двоично-десятичных, кодов

...которого соединен с шинами сброса четырехразрядного регист-ЗО ра сдвига и четырехразрядного двоичного счетчика, входы четвертого и пятого элементов ИЛИ соединены с выходами соответствующих разрядов преобразователя двоичного кода в деся тичный, выходы четвертого и .пятого элементов ИЛИ подключены к первым.входам соответственйо первого и второго элементов И блока синхронного ввода комбинированной коррекции, втоО рые входы которых соединены соответственно с выходом второго элемента ИЛИ и выходом третьего элемента ИЛИ, .а выходы - .с соответствующими входа-.ми шестого элемента ИЛИ, выход ко торого является выходом блока синхронного ввода. комбинированной коррекции,Код времени не является чисто дво.ично-десятичным кодом, так как наряду...

Номер патента: 1043641

Опубликовано: 23.09.1983

Авторы: Глоба, Рогозов, Самойлов, Черных

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...соединены с выходом суммы м сумматора, первый коллектор четвертого многоколлекторного и-р-п транзистора соединен с базой 55 первого и-р-п транзистора, второй коллектор четвертого многоколлекторного и-р-и транзистора соединен с выходом переноса сумматора, а входами сумматора являются базы перво О го, второго и третьего многоколлекторных и-р-и транзисторов 1 .Недостатком известного устройства является ограничение функциональных воэможностей, что выража ется в невозможности осуществления операции вычитания.Цель изобретения - расширение функциональных воэможностей одноразрядного сумматора за счет осуществления операции вычитания.Укаэанная цель достигается тем, что одноразрядный сумматор содержит третий, четвертый, пятый и шестой...

Номер патента: 1053102

Опубликовано: 07.11.1983

Авторы: Гурьянов, Козюминский, Кравченя, Мищенко, Терешко

МПК: G06F 7/50

Метки: адаптируемый, одноразрядный, сумматор, четверичный

...схема устройства.Устройство содержит информационные входы 1-29, на которые поступаютсигналы Х 1-Х 5 либо их инверсии, приэтом Х 1 и ХЗ. являются старшими,разрядами четверйчных цифр операндов,Х 2 и Х 4 - младшими разрядами четве ричиых цифр операндов, Х 5 - сигналпереноса из предыдущего четверичногоразряда,На управляющие входы 30-37 устройства в соответствии с алгоритмом функционирования в зависимости от состояния устройства - исправное или одно из неисправных) поступают сигналы 65 Х 1-Х 5 либо их инверсии, либо констан-,ты "0" или "1".Устройство содержит также выходы38-45, причем выходы 38-40 являютсявыходами, с которых снимается четверичная цифра суммы, а с выходов 41-45снимается сигнал переноса в следующий четверичный разряд,...

Номер патента: 1057941

Опубликовано: 30.11.1983

Авторы: Кочнев, Стеценко, Шароватов

МПК: G06F 7/50

Метки: модулю, сумматор, три

...Сигнал навыходеэлемента 00+1 0 0 0 + 0 01 0 О0 0 + 0 0 +1 0 0 +1 0 ф + 0 О О + + О +О + М " 1 1 +1 В табл. 1 представлена работа троичного логического элемента. 30+1 Таблица О ф 0 0 + 0 Сигнал элемента на входе Сигнал на выходеэлемента Суммирующий+ о о 0 О О 0 О О 0 0 О 0 0 0 0 0 0 0 0 0 О 0 0О + 0,0 +1 0 О Сигнал элемента на входе пеевте и еее Суммирующим ВычитающииГТ 0 О + Ы О ОФ 1057941Продолжение табл. 1 Продолжение табл. 1 Сигнал навыходеэлемента Сигнал навыходеэлемента Сумм 1О О О ф О ф О+ +1 О +ч++ 41 +1 ф + + От т е е ее т еа ееет ттт ттт т,т 15 Сумматор по модулю три работаетпотактно (Фиг, 2), система тактовыхимпульсов - трехФазная (сигналы 517, при этом каждый разряд очередногцетырехразрядного числа поступает с 20...

Номер патента: 1061135

Опубликовано: 15.12.1983

Авторы: Голотюк, Попов, Юшкетов

МПК: G06F 7/50

Метки: блок, матричного, переноса, сумматора

...с кон. цами шин считывания соответственно первого и второго в-разрядных регистров того же гп-ичного разряда, третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход - со входом поразряд. ного переноса а-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго т-ичных регистров следующего п-ичного разряда, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход - с входом инверсии поразрядного переноса т.нчного разряда блока, седьмой и восьмой входы узла коммутации соединены соответственно с третьим и четвертым выходами узла коммутации прудыдущего т-ичного разряда. пт-ичные разряды разбиты на группы, причем третий и...

Номер патента: 1062689

Опубликовано: 23.12.1983

Авторы: Айдемиров, Исмаилов, Кокаев, Кукулиев, Темирханов

МПК: G06F 7/50

Метки: суммирующее

...затраты, чтов 1 ах;ается в большом объеме ассоциа 35тивного запоминающего устройства, разряд ость признаковой части которогоравна в данном случае К + ГоОК, гдеК - :исло слагаемых, а объем ассоциатю 1 ной памяти равен 2 К слов. 4011 ельо изобретения .является сокра-.ще":1 Р аппаратурных затрат В суммирующсустройстве,Поставленная цель достигается тем,ч.то суммирующее устройство, содержащее ассоциативнЫй запоминающий блок,первую группу элементов задержки иперву 1 о группу эл;.ментов И первыйразрядпыи выход ассоциативного запо.1111 оего блока является выходомсуммы устройства, остальные разрядныевыходы ассоциативного запоминающегоблока через соответству 1 ощие элементы задержки первой группы соединеныс первыми входами соответствующихэлементов...

Номер патента: 1067499

Опубликовано: 15.01.1984

Автор: Козлов

МПК: G06F 7/50

Метки: конвейерный, сумматор

...г. ужгород,иал ППП роектная,Конвейерный сумматор содержит входные шины 1 и 2, суммирующие ячейки 3, выходную шину суммы 4 и выход переноса 5. Суммирующая ячейка 3 содержит входы б и 7, выходы суммы 8и переноса 9 и состоит иэ полусум матора 10 и тактируемых элементов памяти 11 и 12.Конвейерный сумматор построен по системе строка-столбец. Элементы памяти, входящие. в ячейки 3 и пред ставляющие собой, например, Ъ -триггеры, служат для запоминания на вре= мя одного такта результата суммирования по модулю два 81 и переноса РЯ , где символы 1 иоэнача ют соответственно порядковый номер строки при отсчете снизу, начиная с самого младшего разряда, и порядковый номер столбца при отсчете слева.20Ячейки, расположенные выше диагонали ьв,...

Номер патента: 1068932

Опубликовано: 23.01.1984

Автор: Музыченко

МПК: G06F 7/50

Метки: двоичных, одноразрядных, суммирования, чисел

...Сумматор 4 унитарных кодов (фиг. 2) значений и (т. - ) входными шинами ин-построен на элементах И 7, ИЛИ 8.версных значений двоичных разрядов дан- Блок 2 суммирования в унитарных ко20ной подгруппы, взятых в различных соче- дов содержит первый элемент И 9; соедитаниях, выходы элементов И 5 1-й группы ненный входами с первыми выходами пресоединены с входами соответствующих эле- образоателей 1 двоичных кодов в унитар-. ментов ИЛИ 6, выходы которых являются нце коды количества единиц, второй элевыходами данного узла 3 преобразования д мент И 9, соединенный входами с их послед- двоичных кодов в унитарные. ними выходами, а также группы элементовУзел 3 преобразования двоичных кодов И 9, соединенных входами ссютветствуюв унитарные (фиг. 2)...

Номер патента: 1075260

Опубликовано: 23.02.1984

Авторы: Ерошко, Шубина

МПК: G06F 7/50

Метки: последовательно, поступающих, разрядных, суммирования, чисел

...элементазадержки, выход которого соединенс входом первого элемента задержки,выход .которого соединен с входомтретьего элемента задержки, выходкоторого соединен с первым входомэлемента ИЛИ, выход которого соединен с входом четвертого элементазадержки, вторыми входами 1-х элементов И второй группы и управляющими входами 1-х сдвигающих регистров, тактовый вход устройства соединен с прямым входом элемента запрета и вторым входом второго элементаИ, выход которого соединен с вторым входом элемента ИЛИ, а выход четвертого элемента задержки соеди-. нен с вторыми входами (1-1)-х элементов И второй группы и управляющими .входами(1-1)-х сдвигающих регистров.На чертеже показана схема устройства.устройство содержит сдвигающие регистры 1-1, группы...

Номер патента: 1078426

Опубликовано: 07.03.1984

Автор: Цирлин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...дуГцего разряда сумматора, выход четвертого элемента ИЛИ соединен с четвертымивходами пятого, шестого и восьмого элементов 11, с выходом инверсного значения суммы сумматора и с первым входом одиннадцатого элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и с входом инверсного значения переноса из предыдущего разряда сумматора,1 О 20 ет увеличения числа входов индикатора окончания переходных процес -сов, а следовательно, и его усложнения, Наконец, наличие у сумматора входа, подключенного к входувсех его элементов И, также усложняет конструкцию сумматора.Цель изобретения - упрощение комбинационного сумматора,,Для достижения поставленной цели комбинационный сумматор, содержащий в каждом...

Номер патента: 1083183

Опубликовано: 30.03.1984

Авторы: Быховец, Горных

МПК: G06F 7/50

Метки: вычитания

...счетчика, выход которого является выходом признакаокончания работы устройства, выходчетвертого элемента И соединен свычитающими входамй первого и второго счетчиков,На чертеже представлена схемапредлагаемого устройства.Устройство содержит. генератор 1импульсов, элементы И 2-5, счетчики6-8, схему 9 сравнения, триггер 10,полусумматор 11, элемент ИЛИ 12,выход 13 признака окончания работы,.вход 14 начальной установки и знаковый выход 15.Устройство работает следующим образом.По сигналу с входа 14 устройствауменьшаемое заносится в первый счетз1083чик 6, вычитаемое заносится во второйсчетчик 7,третий счетчик 8 и триггер 10устанавливаются в нулевое состояние.Устройство начинает работать послеснятия сигнала с яхода 14, причемтриггер 10...

Номер патента: 1087987

Опубликовано: 23.04.1984

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...устройства.Поставленная цель достигается тем, что в устройстве для суммирования двоичных чисел, содержащем накапливающий сумматор, счетчик, первый и второй элементы запрета, причем входы и выходы накапливающего сумма О тора являются соответственно разрядными входами устройства и младшими разрядными выходами устройства, выходы разрядов счетчика являются старшими разрядными выходами устрой- б 5 ства, знаковый выход счетчика является знаковым выходом устройства,выход переноса накапливающего сумматора соединен с прямым входом первого элемента запрета и .с инверснымвходом второго элемента запрета,прямой вход которого является знаковым входом устройства, выход второгоэлемента запрета соединен с входомвычитания счетчика и с инверснымвходом...

Номер патента: 1087988

Опубликовано: 23.04.1984

Авторы: Лубянов, Сазонов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...задержки, причем прямойвыход счетного триггера являетсявыходом суммы данного разряда сумматора и подключен к первому входуэлемента И, выход которого черезэлемент задержки соединен с выходомпереноса из данного разряда сумматора, второй вход элемента Л соединен со счетным входом счетноготриггера и выходом элемента ИЛИ,входы которого соединены со входомпереноса в данный разряд и входомоперанда устройства, нулевой входсчетного триггера соединен с шиной 30,сброса сумматора 23.Схема такого накапливающего сумматора является наиболее простой,Однако при реализации составляющих, ее элементов на МДП-транзисторах 35схема несколько усложняется .ввидутого, что не существует. достаточнопростой реализации элементов И иИЛИ на ИДП-транзисторах.Целью...

Номер патента: 1092495

Опубликовано: 15.05.1984

Авторы: Витер, Гурьянов, Козюминский, Мищенко

МПК: G06F 7/50

Метки: двоичный, сумматор

...с выходами генерации и распределения переноса данного разряда, а выход первого сумматора по модулю два соединен с выходом суммы данного разряда двоичногосумматора2.Недостатком известного сумматора является ограниченность функциональных возможностей, заключающаясяв невозможности суммирования трехчисел.35Цель изобретения - расширениефункциональных вазможностей двоичного сумматора за счет осуществлениясуммирования трех чисел,Поставленная цель достигается40тем, что в двоичном сумматоре, содержащем в каждом разряде элементыИ, ИЛИ и первый сумматор по модулюдва, первые входы элементов И, ИЛИи первого сумматора па модулю два45подключены к первому входу переносаданного разряда двоичного сумматора,второй вход элемента И...

Номер патента: 1092496

Опубликовано: 15.05.1984

Авторы: Белков, Братальский

МПК: G06F 7/50

Метки: суммирования

...соответствующим входным шинам40 устройства, содержит и преобразователей двоичного кода в код "2из 2 " (где 1. - номер преобразователя), причем входы -го преобразо 11 ч 1 - 1 вателя двоичного кода в код45 из г" соединены с выходами разрядов входного регистра с ( г+ 1)-гф по о -й, 1-й выход (1 = 1, , 2 ) 1-го преобразователя двоичного кода в код "2иэ 2" соединен с50 ( и -з. + 1)-й выходной шиной каждои (1 + к 1)-й группы вьгходных шиноустройства (где к = О. . . 2 - 1)На Фиг. 1 приведена структурная схема устройства ля суммирования для и = 4; на Фиг. 2 - пример по 55 строения структурной схемы преобра 11 зователл двоичного кода в код из 8"; на ,иг, 3 - таблица соответст 96 2вия двоичных кодов кодам "4 из 8" на фиг. 4 - функциональная схема...

Номер патента: 1095174

Опубликовано: 30.05.1984

Авторы: Рогозов, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехуровневый

...ивходной шиной второго слагаемого сумматора, вторые коллекторы первого ивторого и-р-и транзисторов подключенык базе и первому коллектору р-и-ртранзистора, третьи коллекторы первого и второго П-р-П транзисторов под-,ключены к базе третьего О -р-и транзистора и к первому коллектору многоколлекторного р-п-р транзистора,коллектор третьего П-р-и транзисторасоединен с базой и первым коллекторомчетвертого И -р- П транзистора и подключен к второму коллектору многоколлекторного р-п-р транзистора, коллектор пятого О-р- П транзистора соединен с базой и первым коллекторомшестого П -р-П транзистора и подключен к третьему коллектору многоколлекторного р-П-р транзистора, вторыеколлекторы четвертого и шестого и-р-итранзисторов подключены к базе и...

Номер патента: 1100620

Опубликовано: 30.06.1984

Авторы: Лубянов, Прядилов, Устинов

МПК: G06F 7/50

Метки: сумматор

...П -типа и десятого транзистора с каналом р - типа, истоки первого и третьего транзисторов соединены с затворами второго и четвертого транзисторов и истоками шестого и девятого транзисторов, истоки пятого и восьмого транзисторов соединены с истоками седьмого и десятого транзисторов, сток шестого транзистора подключен к стокам седьмого, девятого и десятого транзисторов, введены одиннадцатый и две надцатый транзисторы, причем исток одиннадцатого транзистора с каналом -типа соединен с входом второго инвертора,исток двенадцатого транзистора с каналом л-типа соединен с выходом второго инветора, затворы одиннадцатого и двенадцатого транзисторов соединены с истоком пятого.транзистора и входом переноса, стоки одиннадцатого и двенадцатого...

Номер патента: 1101815

Опубликовано: 07.07.1984

Авторы: Герцев, Лазаревич, Мищенко, Окулович, Пархоменко

МПК: G06F 7/50

Метки: вычитания, двоичного, кода, постоянного, числа

...сигнал кот рый воздействует на изменения состояния триггеров 11 1.Недостатком этого устройства явля- етая конструктивная сложность обу: - ловлениая наличием схемы поразрядного 1 сравнения уменьшаемого и вычиаем)ого,Наиболее близким по технической сущности к изобретению являет я ус; - РОйСтВО ДЛЯ ВЬГЧИта 11 Я ЦЗ ДВОИ)НОГО числа постоянно-:. о кода равно- о .(В. ." содержащее п 3 элементов равноз ач. сс" л,элементов ИЛИ и элемент НЕ причем первый вход устройства является ео первым выходом, второй Вход устройства соединен с гервыми входами перваго элемента равнозначности перво го элемента ИЛИ и входом элемента Н 1:, ВЫХОД КОТОРОГО ЯВЛЯЕТСЯ ВТООЫМ ВЫХОДОМ устройства, третий вход устройства соединен с вторым входом первого эле-...