G06F 7/50 — для сложения; для вычитания

Номер патента: 1439578

Опубликовано: 23.11.1988

Авторы: Варшавский, Кондратьев, Романовский, Цирлин

МПК: G06F 7/50

Метки: кмоп-транзисторах, одноразрядный, сумматор

...слагаемых (Х; = У; = О) на затворах транзисторов 5 и 12 имеется высо 50 кий потенциап и транзистор 5 открьгг, а транзистор 12 закрыт, при этом на стоках транзисторов 5 и б будет низкий потекциап, т.е. на выходе С;нулевое значение (С, = О) .Если на входе одного из слагаемых55 имеется единичное значение, а на входе другого слагаемого - нулевое значение (Х; = 1; У = 0 или С, = 0; У= 1), то на затворах транзисторов 5 и 12 будет низкий потенциал и транзистор 5 будет открыт, а транзистор 12 закрьгг. Если при этом на выходе суммы имеется нулевое значение, что возможно только при единичном значении на входе переноса (С;, = 1), то закрыт и транзистор 6, а транзистор 11 открыт, и на стоках транзисторов 5 и б будет высокий потенциал, т.е.на выходе...

Номер патента: 1441386

Опубликовано: 30.11.1988

Автор: Черников

МПК: G06F 7/50

Метки: многовходовое, суммирующее

...3 двухрядного кода результата.Устройство работает следующим образом.Разряды М слагаемых подаются на 20 входы 2 устройства. При этом разряды первого слагаемого поступают на входы начального переноса сумматоров 1, а разряды 1-го слагаемого (1 щ2, 3, , И) -навходы- -х1разрядов (1 + 1 - 2-- го слагае 2мого сумматоров 1. Сигнал, сформированный на выходе 1.-го разряда (1 = 301, 2 , М - 3) суммы 1-го сумГИ+ Л матора 1, приходит на входГМ+ 11го рааряяа (1 аа ( - 2 ( в (-го2 3 35ИОслагаемого (3--го сумматора 1.При2этом 1-й разряд 1-го сумматора 1 осуществляет сложение переменных с 40 весовым коэффициентом 2 , На выхо+1дах (И - 2)-го и (И - 1)-го разрядов суммы сумматоров 1 формируются разряды двухрядного результата, поступающие на выходы 3...

Номер патента: 1441387

Опубликовано: 30.11.1988

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: моп-транзисторах, одноразрядный, сумматор

...у; = 1), то на выходе первого элемента 17 РАВНОЗНАЧНОСТЬ имеется нулевое значение, которое, поступая на затвор тразистора 10, закрывает последний. Если при этом на выходе суммы имеется нулевое значение (Б; = О), что,очевидновозможно только при единичном значении на входе переноса (С; = 1), то закрыт и транзистор 8, затвор которого соединен с выходом суммы, и на выходе переноса будет единичное значение (С; = 1) . Если жена выходе суммы имеется единичноезначение (Б, = 1), что, очевидно,возможно только при нулевом значениина входе переноса (С 1, -- 0), то транзистор 8 открыт, а поскольку при этомоткрыт и один из транзисторов 9 нли11, на затворе которого имеется единичное значение с входа одного из 10 .слагаемых, а стоке - нулевое значение с...

Номер патента: 1444752

Опубликовано: 15.12.1988

Авторы: Амехо, Кисленко, Кокаев

МПК: G06F 7/50

Метки: суммирующее

...в . разрядность слагаемых,Пусть необходимо просуммировать следующие пять слагаемых; 10 1101, 110110, 01110 1, 110111, 100101, Обрабатываемые срезы на выходах элементов И 1 имеют вид: 10111, 01010, 11111, 10100, 01110, 11011.В течение первого тактового импульса, поданного на вход б синхронизации, на вход ПДУ 3 подается разрядный срез младших разрядов слагаемых 10111 и признак переноса 0000,так как в исходном состоянии на всехвыходах ПДУ 3 присутствовали логические "0, поэтому признак переноса навыходах группы элементов ИЛИ 4 будетсформирован нулевым. На выходе ПДУ 3сформируется код 000001111, Настоящийкод четный, поэтому с выхода БКН 5на выход 8 результата поступит "0",а признак переноса равен 0011. Подача следующего разрядного среза...

Номер патента: 1444753

Опубликовано: 15.12.1988

Авторы: Гузик, Карелин, Решетняк

МПК: G06F 7/50

Метки: вычисления, двух, разности, чисел

...54 инвертируется элементом НЕРАВНОЗНАЧНОСТЬ 10, а знак Б проходит через элемент НЕРАВНОЗНАЧНОСТЬ 11 без изменения, что и приводит к настройке устройства на требуемую операцию,. При необходимости реализации операций С= А+В и С = А+В на входы 13 и 14 подается двоичный код (0,0) . При этом знаки Б и Б 8 операндов не изменяются.Преобразователь прямого кода в дополнительный работает следующим образом. На вход 24поступает уровень логической "1", на управляющие входы22 поступает логический уровень, соответствующий знаку преобразуемого кода, а на все информационные входы 20; (д=1,п) поступают соответствующие значащие разряды кода,Если исходный код представляет положительное число то на управляющий вход 22. каждого узла преобразования...

Номер патента: 1451681

Опубликовано: 15.01.1989

Авторы: Айдемиров, Артамонов, Бодин, Исмаилов

МПК: G06F 7/50

Метки: суммирующее

...импульсов, где щ - разрядность слагаемых., На вход 12 необходимо подавать по и импульсов между каждыми двумя импульсами на входе 11. На вход 13 необходимо подать щ импульсов после каждого среза импульса на входе 11.П р и м е р. Необходимо сложить 12 трехразрядных двоичных чисел.Слагаемые загружаются в регистры 15 1 в соответствии с таблицей. По срезу нулевого импульса на входе 11 происходит запись в регистры 5:Номер регистра Код 205.1 005.2 015,3 015.4 О 1На входе блока 6 появляется код 25 0111, на его выходе - код 011.По фронту первого импульса на входе 12 происходит суммирование в регистре 8. В нем будет код 00110. Также происходит сдвиг в регистрах 5. На входе блока 6 появляется код 0000, на выходе - код 000.По срезу первого...

Номер патента: 1453400

Опубликовано: 23.01.1989

Авторы: Галкин, Матвеев

МПК: G06F 7/50

Метки: накапливающий, сумматор

...12 и 13 управления сигнал логической единицы, а на вход 11 установки -сигнал логического нупя. При этом на вторую группу входов сумматора 2 поступает число, дополнительный код которого необходимо вычислить, а на .первую группу входов сумматора 2- умноженный на 2 код числа, присутст вующего на выходах сумматора 2, так как коммутатор 1 находится в режиме работы по второму каналу. В этом случае устойчивое состояние сумматора 2 описывается выражением 25В + 2 (В+1) = (В+1).Таким образом, спустя время переходного процесса, на выходах. суммы сумматора 2 будет сформирован дополнительный код числа, записанного в регистре 4 без учета старшего разряда, Преобразование старшего разряда производится в дополнительном сумматоре 3, который суммирует...

Номер патента: 1462306

Опубликовано: 28.02.1989

Авторы: Евстигнеев, Ермакова, Кошарновский

МПК: G06F 7/50, G06F 7/72

Метки: сумматор

...ИЛИ группы преобразуют ре(5) ч,зулвтат суммирования с выходов матриц 9 элементов И группы в кад одиниз Р , который поступает на входыблока 4 формирования переноса и навходы соответствующих шифраторов 11группы, где по каждому основанию образуется двоичный код, Через время,определенное временем задержки срабатывания элементов блоков 1, 18,9, 10 и 11, первый тактовый сигналпройдя элемент ИЛИ 14 и элемент 15задержки поступит на входы приемаинформации регистров 12 группы и запишет в них результат суммирования,и сигнал переноса Й в следующийЯ-й разряд,К, =ч;, ч, ч ч; й;, ч, (6) Через открытые по вторым информационным входам коммутаторы 1 и 16 групп и одна из констант с блоков 17 группы и содержимое регистров 12 группы проходят дешифраторы 18 и...

Номер патента: 1464155

Опубликовано: 07.03.1989

Авторы: Будишов, Кочемасов, Некрасов, Новиков

МПК: G06F 7/50

Метки: десятичный, одноразрядный, сумматор

...элементами И 2 и 3, атакже элементом ИЛИ 6. На вторыевходы всех остальных элементов ИСВЛ 10 ЧАЮЩЕЕ ИЛИ 8, 9 и 11 подаетсяуровень логического нуля. При этомвторой, третий и четвертый разрядывыхода входного двоичного сумматора1 складываются по модулю два соответственно с вторым, третьим, четвертым разрядами числа 10 (1010) эле ментами ИСКЛЮЧАЮЩЕЕ ИЛИ 10-12.;Когда числа на выходе двоичноговходного сумматора 1 равны 12 (1100),13 (1101), на второй вход элемента ИСКЛЮЧАЯЦЕЕ П 1 11 поступает уровень единицы, формируемый элементами И 4 и 5, а также элементом НЕ 7. На вторые входы элементов ИСКЛЮЧАЮЦЕЕ ИЛИ 10 и 12 подается также логическая единица. На вторых входах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и 9 уровень логической единицы, формируемый...

Номер патента: 1465881

Опубликовано: 15.03.1989

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...наег о выходе, . т . е . выходе з , котороезакрывает тр ази сторы 23, 24 , . 25 . Теперь и ри переходе в инертное состояние значение "О " на входе элементаНЕ 36 появится только после того ,ка к в инертное состояние возвратятсявходы а и Ь , а значение "О " на входеэлемента НЕ 3 7 , только после того,как откроются транзисторы 3 , б , 8,и 26 , т . е . после того , к а к в инер тно е состояние возвратятся входы а ,Ъ, р и р . После этого на выходахэлементов НЕ 36 и 3 7 появится знач ение " 1 ", т . е . выходы р , ри з , зокажутся в инертном состоянии . Из сказанного видно, что рабочее состояние выходов з и з суммы данного разряда появляется только после, того, как все его входы (в том числе и переноса из предыдущего разряда) перейдут из...

Номер патента: 1467553

Опубликовано: 23.03.1989

Авторы: Полянский, Тющенко, Хабибуллаев

МПК: G06F 7/50

Метки: двоичный, комбинационный, одноразрядный, сумматор

...обретения Одноразрядный комбинационный двоичный сумматор, содержащий четы х у с 1 2 3 4 5 б с 8 О О О 1 О 1 1 ОО 1О1 О 1 1 О О О О 1 1 О О, 1 1 О 1 1 1 О 1 О 1 1 1О1 1 1 О 1 1 О 1 1 1 1 1 1 1 11 О 1 1 1 1 1 1 О 1 1 1 1 1 О 1 1 О О 1 О О, 11 1 О О 1 О О 1 1 1 1Составитель А.Клюев Техред А.Кравчук Корректор М.ПожоЪ Редактор В.Данко Заказ 1196/45 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 В таблице представлены состояния на выходах элементов и на выходах переноса с и суммы Б сумматора в1зависимости от состояния на его входах: первого операнда х, второго операнда у и переноса...

Номер патента: 1469503

Опубликовано: 30.03.1989

Автор: Соловьев

МПК: G06F 7/50

Метки: сложения, чисел

...кодом, подается нулевой сигнал на УВ элемента И 7, и цепь циклического переноса размыкается. На вход переноса сумматора 6 младшего разряда поступает нулевой сигнал с выхода элемента И 7Для устранения переполне дусмотрено расширение разрядки, которое происходит эа счет соединения входов сумматора .1 знакового разряда г входами введенного одноразрядного сумматора 2, выход которого является выходом старшего разРяда ЯнП р и м е р 1. Суммирование в обратном коде.Х 13010 7 1110130На. сумматоре с учетом единицы циклического переноса1130101 11101С =1.11000П р и м е р 2. Суммирование в дополнительном коде,.ХА,п =1 ф 1011; Тщ 1 ф 1110 еНа сумматоре1.1 1011 201.11110С,1.11001 35 Формула изобретения25Устройство для сложения чисел,...

Номер патента: 1472900

Опубликовано: 15.04.1989

Авторы: Васильев, Храмов

МПК: G06F 7/50

Метки: последовательный, сумматор

...разряды регистра 16. Сброс регистра в "0" осушествляется по входу 20, а управление записью в регистр - по входу 21 соответствующими 15 синхросигналами из блока 4. Сигналы переноса с выходов 19 блока 6 поступают на соответствующие входы 26 блока 7, Запись поступивших значений переноса в один из регистров 24 20 переноса группы производится по единичному разрешающему сигналу одного иэ разрядов сдвигового регистра 22, содержащего одну "1", через группы элементов И 25. Сдвиг регистра 22 25 производится по синхросигналу на вхо де 27, для регистра 22 используется вход 28. Сдвиг регистров 24 переноса и регистра 23 суммы вправо производится по синхросигналам на входе 29. 30 регистр 23 суммы используется для записи и хранения значений...

Номер патента: 1476461

Опубликовано: 30.04.1989

Авторы: Беликов, Жигора, Михеев

МПК: G06F 7/50

Метки: двоичного, изменения, разрядного, числа

...установки устройства в начальное состояниесигнал с управляющего входа Ъ черезэлемент 1 задержки поступает на управляющие входы элементов И 5 группы, разрешая прохождение входной информации на установочные входы реверсивного счетчика 4. Одновременно этотсигнал устанавливает в единичное состояние триггер 7, сигнал с прямоговыхода которого поступает на первыйвход элемента И 8, разрешая тем самымпрохождение импульсов с выхода генератора 6 на счетные входы счетчика9 и реверсивного счетчика 4, изменяязначение входного числа ш на его разрядных выходах. Сигнал, сформированный на выходе переполнения счетчика9 через К входных импульсов и черезэлемент 1 О задержкипоступает на управляющие входы элементов И 3 группы, тем самым обеспечивая...

Номер патента: 1479927

Опубликовано: 15.05.1989

Авторы: Золотовский, Коробков

МПК: G06F 7/50

Метки: полей, сложения

...(СБ=1, ЕД = О, 11;1=1, Т Р 13=О), Происходит суммирование операн"дов. Результат записывается в регистррасширения АЛБ (по заднему фронтусигнала),а перенос с выхода СО АЛБн триггер 9 блока формирования переноса (по заднему фронту сигнала У;1).сВ следующем (третьем) такте осуществляется запись корректирующегослагаемого с выхода младшего блокаформирования переноса в старшийЛПБ. Запись по сигналам (ЕД, СЯ,СИНХ)полностью аналогична первому такту,однако триггер 13 находится в 1.В результате в триггер 7 заноситсязначение дополнительного разряда, ав АЛБ, т,е, в регистр А, - мантиссакоррекции (некоторое число без знака) .В четвертом такте подается кодЕО-Г 7, соответствующий операции сложения регистра А с накопителем, Приналичии перенооа Р...

Номер патента: 1479928

Опубликовано: 15.05.1989

Авторы: Авгуль, Супрун

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...седьмого элемента И подключены к выходам пятого и шестогоэлементов И. 10 15 20 Б =.Х,О+Х ЮХ ОХ соответствующая сигналу суммы.На выходе 15 реализуется логическая функция 1 х, Х Х Х 4 Б Р 1 РФ соответствующая сигналу младшего переноса,На выходе 16 реализуется логическая функция Р, (Х Х )(Х Х+),соответствующая сигналу старшего переноса,Значения логических функций Б,Р и Р для возможных наборов переменных Х, Х Х и Х, приведены втаблице,Четырехвходовый одноразрядный сумматор, содержащий первый сумматор по Составитель А. КлоевТехред Л,Олийнык Корректор О,Чигинева Редактор А, Ревин Заказ 3660 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 1 13035, Москва, Ж, Раушская наб., д, 4/5...

Номер патента: 1481743

Опубликовано: 23.05.1989

Авторы: Клюев, Сорокин

МПК: G06F 7/50

Метки: вычитания, плавающей, сложения, точкой, чисел

...старшего знакового разряда сумматора-вычитателя 2 инвертирование результата действия над мантиссами операндов. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 в зависимости от знака первого операнда в результате действия в сумматоре-вычитателе 2 формируется510 Формула изобретения 45 50 55 5знак результата, поступающий на выход 24 устройства.В зависимости от значений на выходе переполнения блока 3 формирования кода нормализации на информационный вход сдвигателя 6 через мультиплексор 5 передается либо модуль мантиссы, подлежащий нормализации, с выхода блока 4 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, или сдвинутый в сторону младших разрядов для устранения переполнения модуль мантиссы с выхода сумматора-вычитателя 2. На сдвигателе 6 производится сдвиг в сторону...

Номер патента: 1483455

Опубликовано: 30.05.1989

Авторы: Бобровский, Воеводин, Галабурда, Мелаев, Трубицин

МПК: G06F 11/10, G06F 7/50

Метки: деления

...умножителе 3 произведение вычитается в сумматоре 1 из очередного де"лимого и результат (очередной остаток) записывается в регистр 1. Вэтом случае, если очередной остатокнеотрицательный, блок 11 управленияпереходит в состояние А, и аналогично изложенному формируются значенияочередных разрядов частного до появления сигнала переполнения из счетчика 12.Если в каком-либо цикле очереднойостаток окажется отрицательным, тоблок 11 управления из состояния Аперейдет в состояние АЭто означает, что выбранный из блока ч памяти код на единицу младшего разрядабольше истинного. Поэтому содержимоевычитающего счетчика 6 уменьшаетсяна единицу и к содержимому регистра1 с помощью сумматора 7 прибавляетсяделитель (восстанавливается остаток),Далее...

Номер патента: 1495784

Опубликовано: 23.07.1989

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: суммирующее

...которого "0" беэ задержки подается на первый вход преоб;раэователя 7, а остальные через элементы 5 задержки - на соответствующие входы того же преобразователя,Так как в первом такте из блоканичего не считывается, то к приходупервого импульса по входу 14 синхронизации на все входы преобразователя 7 подаются нули.Сформированный признак с выходапреобразователя 7 кода - 0000000,с приходом тактового импульса по входу 14 поступает на признаковые входыблока 1. Следовательно, в первомтакте из блока 1 считывается слово0000, первый разряд которого н 0"является младшим разрядом искомойсуммы,В течение второго импульса, поданного на вход 13 синхронизации, навход блока 8 с выхода преобразователя 6 подается второй разрядныйсрез слагаемых, т,е. код...

Номер патента: 1499335

Опубликовано: 07.08.1989

Авторы: Ибенскис, Янкунас

МПК: G06F 7/50, G06F 7/68

Метки: накапливающий, сумматор

...состояние счетчика 7 и выдаетна первом выходе сигнал с уровнем логической единицы. В блоке 9 этот сигнал логической единицы инвертируется элементом НЕ 14, блокирует элемент И 15. Таким .образом, с приходомсигнала на тактовый вход блока 9 втриггер 12 записывается сигнал суровнем логического нуля,Во время других тактов цикла дешифратор 6 на первом выходе выдаетсигнал с уровнем логического нуля,Элементом НЕ 14 сигнал инвертируется, Полученный на выходе элемента НЕ14 сигнал с уровнем логической единицы пропускает через элемент И 15 сигнал с выхода триггера 11 на информационный вход триггера 12.Таким образом, с помощью дешифратора 6 и блока 9 на вход переносасумматора 1 подается сигнал логического нуля в начальном такте циклаи логический...

Номер патента: 1499336

Опубликовано: 07.08.1989

Автор: Журкин

МПК: G06F 7/50

Метки: кзначный, одноразрядный, сумматор

...детектор, причем вход первого порогового детектора соединен с первой группой входов сумматора, объединенных по схеме токовогосуммирования, выход первого порогово -го детектора соединен с входом первого токового .отражателя, выход которого соединен с выходом переноса сумматора, вход второго токового отражателя соединен с второй группой входов сумматора, объединенных по схеметокового суммирования, выход второготокового отражателя соединен с входомтретьего токового отражателя, выходкоторого соединен с выходом суммысумматора, о т л и ч а ю щ и й с ятем, что, с целью расширения областиприменения эа счет представления результата по модулю, значение которого меньше значения максимально возможной суммы входных сигналов, в него введены второй,...

Номер патента: 1499482

Опубликовано: 07.08.1989

Авторы: Горкунов, Мелихова, Шишкин

МПК: G06F 7/50, H03K 19/094

Метки: трехзначный, универсальный, элемент

...истоком нагрузочного и-транзистора инвертора 2 и заземле.ны, подложки р-транзисторов подключены к шине источника питания, подложки и-транзисторов заземлены, первый и второй настроечные входы второго двунаправленного ключа 8 и второй настроечный вход первого двунаправленного ключа 5 подключены соответственно к первому, второму и третьему настроечным входам 11 - 13 элемента.Элемент работает следующим образом..55Инверторы 2 - 4 и 7 формируют функ- ции, представленные в табл,1 (под номерами соответственно 1 - 4), Функ; ции "1" и "4" подаются на управляющие входы ключа 5, а функции "2" и "3" - на входы ключа 8, При этом открываются те КИОП-пары ключей, на затворах и-транзисторов которых подано напряжение, соответствующее логической...

Номер патента: 1501042

Опубликовано: 15.08.1989

Авторы: Бобров, Царев, Яковлев

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехуровневый

...на выходах 14, 15 переноса и суммы сумматора свидетельствуют о правильности логики его работы. Формула изобретения 40 Четырехуровневый одноразрядный сумматор, содержащий четыре пороговых детектора и семь токовых отражателей, выполненных на базе составных 45 транзисторов с инжекционным питанием, причем прямые входы пяти слагаемых соединены с входами первого и второ го пороговых детекторов, выходы которых соединены соответственно с50 входами первого и второго токовых отражателей, инверсный вход пяти слагаемых соединен с входом третьего порогового детектора, выход которого соединен с входом четвертого порогового детектора, выход которого соедиПороговые детекторы и токовые отражатели выполнены из составных транзисторов с неуправляемыми...

Номер патента: 1509874

Опубликовано: 23.09.1989

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...слагаемых (Х; = У,=О) на затворах транзисторов 5 и 12 имеется высокий потенциал, и транзистор 5 открыт, а транзистор 12 закрыт, при этом на стоках транзисторов 5 и 6 будет низ-, кий потенциал, т,е. на выходе С; - нулевое значение (С; =О).Если на входе одного из слагаемых имеется единичное значение, а. на входе другого слагаемого - нулевое значение (Х,. 1, У; 0 или Х,. О, У; 1), то на затворах транзисторов 5 и 12 будет низкий потенциал, и транзистор2 будет открыт, а транзистор 5 закрыт,Если при этом на выходе суммыимеется нулевое значение, что возможно только при единичном значении навходе переноса (С; =1), то закрыти транзистор 6, а транзистор 9 открыт,и на стоках транзисторов 5 и 6 будетвысокий потенциал, т,е, на выходеС, - единичное...

Номер патента: 1517024

Опубликовано: 23.10.1989

Авторы: Домбровский, Дуда, Узлова

МПК: G06F 7/50

Метки: вычислительное

...элемента ЗАПРЕТ 1 О. В резулвтате этого на выходе 8 будет логический "0", а на выходе элемента И 7, а следовательно, ина входе переноса сумматора 1 такжебудет логический "0", При наличии логической "1" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 на прямом входе элемента ЗАПРЕТ 10 на его выходе формируется логическая "1", которая поступает на управляющий вход блока 5 инвертирования,При этом инверсный код разности операндов инвертируется блоком 5 инвертирования и на выходе 6 появляетсяпрямой код разности операндовПрисутствие логического "0" напервом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ14 вызывает повторение сигнала с выхода элемента ИС 1 ПЮЧАОДЕЕ ИЛИ 13, который повторяет сигнал с выхода 16,так как на первом его входе присутствует логический "0" с...

Номер патента: 1522193

Опубликовано: 15.11.1989

Авторы: Рогозов, Срывкина, Тяжкун, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...н аноды диодов 1 - 3 25отбираются входными цепями. Поэтому транзистор 4 закрыт и, следовательно, транзисторы 5 - 7 открыты,При этом на выходах сумматора устанавливаются нулевые потенциалыБ=Р=О,При подаче на входы сумматора комбинации входных сигналов, в которойуровень логической единицы присутст"вует только на одном из входов например, А=В=О;С=1), в базу транзис 35тора 4 "через один иэ диодов поступает ток 1 , Транзистор 4 включен посхеме токойого повторителя, поэтомуиэ баз транзисторов 5 - 7 будет от 40бираться по одному дискрету тока Ь,Транзистор 5 закрывается, а транзистор 7 открывается. Последнее приводит к запиранию транзистора б. В результате на выходах сумматора, установится следующая комбинация выходныхсигналов: Б=1, Р...

Номер патента: 1522214

Опубликовано: 15.11.1989

Авторы: Драенков, Изотов, Татур, Якуш

МПК: G06F 11/26, G06F 7/50

Метки: сумматор, тестопригодный

...11 Все О Все 1 Все О Все О Все 1 Все 1 Все О Все 1 Все О Все 1 Все 1 Все 1 Все О Все О Все О Все. 1 О 1 О .1 О 1 О 1 Все О Все 1 Все 1 Все О Все 1 Все О Все О Все 1 О 1 О 1 .О 1 1 О 1 О 1 О 1 ОО 1 О 1 1 1 О О О единить по цепям переноса и контроляи + 1 одноразрядный сумматор. Дополнительный разряд предназначен дляобеспечения проверки элемента МАЖОРИТАРНОСТЬ 8. Элемент МАЖОРИТАРНОСТЬ8 + входы 1и 2 выходы4 н+ и +, не задействованы, апредназначены для возможности слайсового увеличения разрядности. Выходпереноса и-разрядного сумматора4(3 ,). При разрядности и сумматора на входы 1 +1 и 2 +, подают сигналы операндов одного из разрядов,;например, -го. На чертеже указанное условие показано пунктиром. Тестовое диагностирование осуществляется...

Номер патента: 1524045

Опубликовано: 23.11.1989

Авторы: Анисимова, Земцова, Мутихина, Хлыстов, Чижухин

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...когда число единиц на входах сумматора 11 по модулю два равно одной или трем. 25На выходах 15 и 16 формируется двухразрядный код переноса. Значение младшего разряда переноса Н, определяется функцией П, АВБ 0 + АВЕЬ + АВЕО + + АВЕ 0+ АВЕЭ+ АВЙЬ.Значение второго разряда переноса П на выходе 16 равно единице, когда на входах элемента И 5 будет четыре единицы, т.е, П =АВЕЭ. 35формула изобретенияЧетырехвходовый одноразрядный сумматор, содержащий шесть элементов Исумматор по модулю два и четыре 40элемента НЕ, причем входы элементовНЕ соединены соответственно с входами первого, второго, третьего и четвертого операндов четырехвходовогоодноразрядного сумматора, входы первого элемента И соединены соответственно с входами первого, второго,третьего...

Номер патента: 1527630

Опубликовано: 07.12.1989

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...разряда сумматора устанавливается только после тогс), как все его входы гереходят из ицс"ртного состояния в рабочее. Притом рабочее состояние выходов пере( - (цо,.а в следующий разряд р и р провернется в следующем разряде, Переход 50г)ьхс .Сэв в и в каждсгс разряда из рабочего сос.тояния в инертное происходит после того как на всех его входах устанавливается инертное состояние. 1 Оэтому в предлагаемом сумматоре Индикация моментов окончания переход)цых процессов осуществляется по состоянию прямых и инверсных выходов ,;(ммы всех разрндсн и переноса изстаршего разряда55276изобретения Формул Комбигационцый сумматор, содержащий н каждом разряде восемнадцать МО 1-трацзисторов и четыре нагрузоч 5 ных элемента, причем затворы первого,...

Номер патента: 1527631

Опубликовано: 07.12.1989

Авторы: Домбровский, Дуда

МПК: G06F 11/30, G06F 7/50

Метки: сумматора

...4суммируется число 000, поступающее с выхода счетчика 1,число 111,поступающее с прямого выхода триггера 2, и единица переноса. В результате на выходе сумматора формируетсячисло 000, равное числу в счетчик 1, а на выходе переноса сумматора4 - единичный сигнал.Галее следующий тактовый импульсданного интервала записывает в счетчик 1 единицу, При этом состояниетриггера 2 не изменяется. В результате в сумматоре 4 суммируетсячисло 001, поступающее с выхода;четчика 1, число 111, поступающее с прямого выхода триггера 2, иединица, которая поступает также спрямого выхода триггера 2, Числа свыходов сумматора 4 и счетчика 1,а также значения сигналов с выходапереноса сумматора 4 и прямого выхода триггера 2 поступают на входыблока 3 и узла 6...