G06F 7/50 — для сложения; для вычитания

Номер патента: 1765824

Опубликовано: 30.09.1992

Автор: Федченко

МПК: G06F 7/50

Метки: накапливающий, сумматор

...(фиг,1) конвейерный сумматор 1, дополнительный регистр 2, регистры 3 суммы, коммутатор 4, Первый вход сумматора 1 связан с выходом дополнительного регистра 2, а его выход - со входами регистров суммы 3. Коммутатор 4(фиг,2) содержит, например, мультиплексор сле начала суммированйя последнего вход, двесхемы И 6 и 7, схему ИЛИ 8, Число ногосигналассодержимымсвоегорегистра коммутируемых входов мультиплексора 5 суммы 3 на вход переключения режима устравно числу ИЛИ 8, Число коммутируемых ройства подается логический "0", при этом входбв"мультиплексора 5 равно числу реги коммутатор 4 связывает свой второй вход со"строе суФМьГЗ. Каждый из э,их входов свя- своим первым"выходом(режим 2), На управ.;". эзар с выходом-своего- регистрасуммы 3....

Номер патента: 1765825

Опубликовано: 30.09.1992

Авторы: Сахаров, Тихановский

МПК: G06F 7/50

Метки: «нулей», подсчета, числа

...оегистр сдвига 1, первый счетчик импульсов 2, схему сравнения 3, первый регистр 4, второй регистр 5, второй счетчик импульсов б, группу элементов И 7, первый элемент задержки 8, пересчетную схему 9, тактовый вход 10, числовой вход 11, второй элемент задержки 12,На фиг.2 показаны следующие временные диаграммы;график 1 - поступление в параллельном виде очередного слова массива в регистр 1 сдвига с числового входа 11;график 2 - прием тактовых импульсов на первый вход регистра 1 сдвига и передачи информации в первый счетчик импульсов 2;график 3 - сигнал с выхода пересчетной схемы;график 4 - сигнал опроса схемы сравнения;график 5 -- выдача импульса, сформированного на выходе схемы сравнения в результате ее работы;график 6 - сигнал, по...

Номер патента: 1775722

Опубликовано: 15.11.1992

Авторы: Зурхаев, Исмаилов, Кокаев, Магомедов, Саидов

МПК: G06F 7/50

Метки: суммирующее

...17 синхронизации, через соответствующие элемен 45 ты ИЗ пб первому информационному входу15 поступают одноименные разряды массива А =(А, =1 К) операндов положительного1знака, разрядностью Е.=(Ь, г=1,1) каждая, Наадресные входы ПЗБ 21 в течение этого же50 такта, поступающего по входу 17 синхронизации, через соответствующие элементыИ 20 по второму информационному входу 19поступают одноименные разряды массиваВ = (В 1 ., ) = 1 о) операндов отрицательногоУ.55 знака разрядностью Р=(Рз. 3=1,Р) каждая,Знаковые разряды массивов А = (А, 1=1 У) иВ =(В 1, )=1,ц) операндов не обрабатываютв уся. В такте работы устройства; считанное изПЗБ 1 слово является второй и третьей группами ассоциативного признака опроса, приэтом младший разряд поступает на...

Номер патента: 1783515

Опубликовано: 23.12.1992

Авторы: Мишко, Новиков

МПК: G06F 7/50

Метки: «нулей», двоичных, единиц, подсчета, числа

...результата имодулям двэ и три предназначены для опрделения числа единиц (нулей) втрехрэзрядных двоичных числах.Каждый блок 1 содержит преобразовтель двоичного кода в позиционный (неполный дешифратор 7), элемент ЗИЛИ 8элемент 2 ИЛИ-НЕ 9, элемент 4 ИЛИ-НЕ 1элемент 2 И 11, элемент 2-2 ИИЛИ 12.Неполный дешифратор 7 блока(см, фи2) предназначен для идентификации входных кодов и формирования их позиционныкодов, Элементы ЗИЛИ 8 и 2 ИЛИ-НЕпредназначены для формирования числдвоичных единиц (нулей) по модулю трЭлемент 10 предназначен для формировния числа двоичных единиц (нулей) по модлю два в соответсвии с таблицей состояниЭлементы 2 И 11 и 2-2 ИИЛИ 12 предназначены для мультиплексирования рзультатов по модулям двэ и три.В каждом блоке 1...

Номер патента: 1783516

Опубликовано: 23.12.1992

Авторы: Авгуль, Костеневич, Лазаревич, Подрубный, Терешко

МПК: G06F 7/50

Метки: коде, последовательном, сложения, четырех, чисел

...которого соединен с информационным входомпервого триггера, а третий вход соединен свыходом переноса второго однораЗрядногодвоичного сумматора, выход суммы которого соединен с выходом устройства,5 10 рядные регистры 13, 14, 15 и 16 для хранения и-разрядных операндов, участвующие в сложении и сдвигающий п+2)-разрядный регистр результата,Информационные входы устройства 7, 8 и 9 соединены с входами сумматора 1, Информационный вход 6 соединен с .первым входом сумматора 2, вход переноса которого соединен с выходом первого триггера 4, второй вход сумматора 2 соединен с выхо 20 дом суммы сумматора 1. Выход триггера 5 соединен с первым входом сумматора 3, второй вход которого соединен с выходом переноса первого сумматора 1, вход переноса...

Номер патента: 1783517

Опубликовано: 23.12.1992

Авторы: Мишин, Фатхи

МПК: G06F 11/00, G06F 7/50

Метки: контролируемый, сумматор

...соединен с вторыми входами второго,третьего и четвертого элементов ИЛИ, выход второго сумматора по модулю два соесинен с счетным входом счетчика импульсов, выход которого соединен с вхоНа чертеже представлена структурнаясхема контролируемого сумматора, Устройство включает два сумматора 1 и 2 по модулю два, три элемента И 3-5, четыреб30 35 40 элемента ИЛИ 6, 8 - 10, счетчик импульсов 7, триггер 15, вход 11 задания режима рабо,ты, информационные входы 12 и 13, вход 14 переноса, выход 17 суммы и выход 18 переноса. 5В контролируемом сумматоре информационный вход триггера 15 соединен с входом задания режима работы 11 контролируемого сумматора, 12 и 13 информационные входы и вход переноса 14 кото рого соединены через первые входы...

Номер патента: 1783518

Опубликовано: 23.12.1992

Автор: Ельцов

МПК: G06F 7/50

Метки: двоичный, полный, сумматор

...переноса, причем первый и второй информационные 55 входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход переноса которого соединен с выходом вто,рого элемента ИЛИ, выход переноса сумматора соединен со вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым входом второго элемента ИЛИ, введены первый и второй элементы ИЛИ-НЕ, причем вход переноса сумматора соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ...

Номер патента: 1784969

Опубликовано: 30.12.1992

Авторы: Зурхаев, Исмаилов, Кокаев, Магомедов, Саидов

МПК: G06F 7/50

Метки: вычислительное

...импульса по первому входу 10синхронизации устройства на все первыевходы И 6, через элементы 8 эадержки.подаются нули,Сформированный признак с выходов И4, элементов И 5 и И 6 - "100000000". сприходом импульса по входу 10 синхрони-зации поступает на признаковые входы блока 2. В первом такте работы устройства изблока 2 считывается слово "00001", первыйразряд которого "1" является младшим разрядом произведения трех операндов,В течение второй сетки тактйруемых импульсов "110100000" на адресный вход блока 1 подается второй срез частныхпроизведений "1001 00000", По указанномуадресу из блока 1 считывается слово"00001". По приходу второго импульса на 25вход 10 синхронизации на признаковые входы блока 2 поступает слово "000000000",...

Номер патента: 1784970

Опубликовано: 30.12.1992

Авторы: Зурхаев, Исмаилов, Кокаев, Магомедов, Саидов

МПК: G06F 7/50

Метки: суммирующее

...поступает на признаковые вхо- рого подключен к второй группе опроса.. На выходе 10 за Т 2 - тактов формируется промежуточный результат операции,при этом (Ак(Вяв правильном прямомкоде, при (Ак )(Вя ) в обратном коде. По.следний формируемый разряд в такте работы устройства является знаковым, при этомлогический "0" отожествляется положитель- .ным результатом операции (знаком) "Вычитание", логическая "1" - отрицательным остальные разрядные выходы ПЗБ 1, через соответствующие элементы 7 задержки соединены с первыми входами элементов И 5, выходы которых подключен к третьей группе опроса; считанное из ПЗБ 21 слово является четвертой и шестой группами ассоциативного признаками опроса, при этом младший разряд поступает на первый вход второго...

Номер патента: 1784971

Опубликовано: 30.12.1992

Авторы: Синяк, Шостак

МПК: G06F 11/00, G06F 7/50

Метки: запятой, плавающей, сложения-вычитания, чисел

...информационный вход которого соединен. с выходом пятого коммутатора, управляющйй вход пятого коммутатора - с выходом первого узла управления коммутатором; первый вь 1- ход второго сдвигателя соединен с первым входом седьмого коммутатора, выход кото-.рогосоединен с первым входом узла сравнения четностей, выход которого является первым разрядом выхода признака ошибки устройствавыход мантиссы результата которого соединен со старшими разряда ми выхода седьмого коммутатора, старшйе разряды второго входа которого сбедйнены с входом константы устройства, амладшие разряды - с первым выходом второго сдвигателя, выход знака 10 мантиссы результата - с первым выходом узла обработки знаков, пятый вход которо-; го соединен с выходом переноса...

Номер патента: 1784972

Опубликовано: 30.12.1992

Авторы: Ермаков, Заболотный

МПК: G06F 7/50

Метки: дополнительном, коде, сложения, чисел

...разрядность операндов), входы а, Ь операндов одноразрядных сумматоров 1,.,4 с первого по (и)-й соединены с входами 7 соответствующих разрядов первого (а) и второго (Ь) операндов устройства ( =, 1; п), а выходы суммы (Я) соединены с выходами 8 соответствующих разрядов результэта устройства, выходы Сн 1 переноса -го одноразрядного сумматора ( = 1 п), соединенные входами переноса (3+1)-го одноразрядного сумматора, выход Сп+1 перенаса и-го одноразрядного сумматора соединен с входом переноса дополнительного одноразрядного сумматора 6, входы операндов которого (ап+1, Ьп+1) соединены соответственна с входами ойерандов ав, Ьп и-го одноразрядного сумматора 5 и подключены к входам 9 знаковых разрядов входного операндов, выход суммы...

Номер патента: 1786484

Опубликовано: 07.01.1993

Автор: Тарануха

МПК: G06F 7/50

Метки: суммирующее, универсальное

...112-1 мг - со входами многовходового блока 22, Выходы блоков 21, 22 соединены соответственно со входами первой и второй группы многоразрядного сумматора-вычислителя 3. Выходы сумматора-вычислителя соединены со входами узла формирования окончательной суммы 4. В многовходовом10 20 При этом первые выходы многовходового сумматора 121 элементов суммирования 40 с вторым входом первой схемы И элемента251, первым входом первой схемы И элемен блоке суммирования (фиг.2) первые-четвертые выходы первого-пятнадцатого многовходовых сумматоров 111 - 1115 соединены с соответствующими первыми одноименными входами первого-четвертого многовходовых сумматоров 121-124 выходы которых, кроме первогО выхода многовходового сумматора 121 соединены с...

Номер патента: 1789980

Опубликовано: 23.01.1993

Авторы: Вдовиченко, Кишенский, Надобных, Христенко

МПК: G06F 7/50

Метки: двоично-десятичной, двоичной, системах, сложения, счисления

...двоичные представления операндов, Эти числа поступают в блок 8 (БФЗ), где определяется знак результата, а также на алгебраический сумматор 7, где производится определение алгебраической суммы операндов, Результат из блока 7 поступает на входы блоков 13 (БФД), в которых последовательным приближением формируется результат в выбранном двоично-десятичном коде, в том же, в котором представлены входные операнды. В зависимости от режима работы устройства двоичный или двоично-десятичный результат через элементы И групп 9 и 10 и группу элементов ИЛИ 11 поступает на информационный выход устройства.Рассмотрим работу устройства на примере, Пусть задан код типа "6-2-2-1" (таковы веса разрядов его декад). Эти веса в двоичном виде...

Номер патента: 1795453

Опубликовано: 15.02.1993

Авторы: Васина, Кравцов

МПК: G06F 7/50

Метки: двоичный, комбинационный, сумматор

...и транзита 10 второй группы блоков 6,1, 6,2, 6.3, 6.4 являются соответствующими входами генерации и транзита соответственно второго, четвертого, шестого и восьмого разрядов блока 3, входы генерации и транзита первой 15 группы блока 6,2 соединены с соответствующими входами второй группы блока 6.5 и являются входами генерации и транзита третьего разряда блока 3. входы генерации и транзита первой группы блока 6.3 соеди нены с соответствующими входами второйгруппы блока 6.9 и являются входами генерации и транзита пятого разряда блока 3, входы генерации и транзита первой группы блока 6,4 соединены с соответствующими 25 входами второй группы блока 6,7 и являютсявходами генерации и транзита седьмого разряда блока 3, выходы блока 6.1 соединены с...

Номер патента: 1795454

Опубликовано: 15.02.1993

Авторы: Артюшин, Бондарь, Гриневич, Лапицкий, Семашко

МПК: G06F 7/50

Метки: конвейрный, сумматор

...8, тактирующий вход суммирующей ячейки 9, выходы 10 и 11 соответственно переносов и тактирующий -разрядных суммирующих ячеек, шину нулевого потенциала 12, выход суммы 13, выход переноса 14. Суммирующие ячейки первого и )-х столбцов (соответственно фиг.2 и фиг. 3) содержит к одноразрядных сум- . маторов 151,15 и к полусумматоров 161".1 би соответственно, триггер 17, регистр 18 и элемент НЕ 19.На входы первой, второй и третьей групп каждой суммирующей ячейки первого столбца подается по К разрядов первого, второго и третьего операндов соответственно. с информационных выходов(,1)-й суммирующей ячейки сумма и Кразрядов переноса поступают на входы суммирующей ячейки данной строки следующего столбца, С выхода 10 (1, 1)-й суммирующЕй ячейки...

Номер патента: 1795455

Опубликовано: 15.02.1993

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: двоичном, единиц, количества, подсчета, числе

...узел 7 управляемой инверсии, узел45 8 формирования уплотненного кода, элемент НЕ 9 и модифицированную матрицумодулей 10. Устройство содержит такжевход 11 признака непревышения половиныколичества единиц в двоичном числе. Моди 50 фицированная матрица 10 содержит. модули12, каждый из которых содержит элементИЛИ 13 и элемент И 14, кроме того, модифи- .цированная матрица 10 содержит группуэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и груп 55 пу элементов И 16.Устройство работает следующим образом.На входной регистр 1 через входы устройства 5 заносится код числа. С выходоввходного регистра 1 код числа передается50 на узел 7, управляемый по входу 11, Пусть сигнал "1" на входе 11 информирует устройство о том, что число единиц в обрабатываемом коде не...

Номер патента: 1797110

Опубликовано: 23.02.1993

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...12, 1 з. соответствующие количеству единиц во входной информации, 1 ил.1797110 Составитель Н.МаркеловаТехред М.Моргентал Корректор М.Ткач Редактор Г.Бельская Заказ 653 Тираж ПоДписноеВНИИПИ Государственного комитета по изобретеням и открытиям при ГК 1 Т СССР113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбнзт "Патент", г, Ужгород, ул.Гагар.;.:, 1 Г 1. второго элемента запрета, инверсный вход которого соединен с выходом второго мажоритарного элемента с порогом "четыре", третьим входом второго элемента И и входом второго слагаемого второго полусумма- торэ, выход суммы которого соединен с первым входом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом переноса сумматора, выход суммы...

Номер патента: 1797111

Опубликовано: 23.02.1993

Авторы: Авгуль, Антонов, Егоров, Костеневич

МПК: G06F 7/50

Метки: единиц, подсчета, числа

...согласно следующим выражениям:О =Р 1 Ю,дг.Где/ю 1 = хЯхгЩ хз;,Й 2 = Х 4 Э х 5 С+) "С+ х 10;г 1= РВР 1 ргС+) Я,где Р = 52 (х 4,х 10) + Ь (х 4,х 1 о) + Яб (х 4,Х 1 о);Я = 32 (Х 1,х 2.хЗ)Здесь функция л-входсвого мажоритарного элемента с порогом М определяется как5"(Ъ 22,Еп) =1+ /41 иг Й Я 4 (х 4,х 10),Формула изобретения Устройство для подсчета числа единиц,содержащее четыре элемента сложения по модулю два, первый одноразрядный двоичный сумматор, полусумматор, два мажоритарных элемента с порогом два, мажоритарный элемент с порогом четыре и элемент Запрет, вход запрета которого соединен с выходом мажоритарного элемента с порогом четыре, 1-й ( = 1,5) вход которого соединен с 1-м входом устройства, 1-м входом первого мажоритарного элемента...

Номер патента: 1798778

Опубликовано: 28.02.1993

Автор: Курочкин

МПК: G06F 7/50

Метки: переноса, формирователь

...разряда Формирователя, у рассматриваемого разряда Формирователя открыты четвертый 20 и пятый 21 МДП-транзисторы п-типа, закрыты четвертый 15 и пятый 16 МДП-транзисторы р-типа, на входе элемента НЕ 22 устанавливается уровень "О", а на выходе 5 переноса данного разряда Формирователя - "1", Если же на первом 6 и втором 7 входах управления данного разряда фрмирователя установлены состояния "1" и "О", соответствующие режиму передачи сквозного переноса соседнего младшего разряда формирователя, у рассматриваемого разряда Формирователя четвертый 15 МДП-транзистор р-типа и пятый 21 МДП- транзистор и-типа закрыты, пятый 16 МДП- транзистор р-типа и четвертый 20 МДП-транзистор и-типа открыты, на вход элемента НЕ 22 через третьи МДП-транзисторы 14...

Номер патента: 1803912

Опубликовано: 23.03.1993

Авторы: Исмаилов, Кокаев, Курбанов, Магомедов

МПК: G06F 7/50

Метки: суммирующее

...исходном состоянии регистры 13 обнулены,На информационные входы 9 устройства одновременно подаются К разрядов двоичного кода, которые в течение тактовогоимпульса, подаваемого по шине 11 определяют адрес слова, считываемого из блока 1и являющегося двоичным представлениемколичества единиц в вышеупомянутых Кразрядах двоичного кода. Считанное из блока 1 слово в том же такте через сдвиговыевходы записывается в регистры 13. работакоторых в режиме сдвига определяется управляющим сигналом на шине 17, которыйтакже запрещает работу элементов 7 задержки,В каждом последующем такте на информационные входы 9 устройства подаются очередные К разрядов двоичногокода, причем всего таких групп по Кразрядов должно быть не более К, т,е,разрядность...

Номер патента: 1807479

Опубликовано: 07.04.1993

Авторы: Зурхаев, Исмаилов, Курбанов, Магомедов

МПК: G06F 7/50

Метки: суммирующее

...устройстваполучается результат алгебраического сло- "0 жения в прямом и дополнительном кодах.В режиме суммирования положительных чисел (знаковые разряды всех К слагаемых нулевые) имеется возможность суммирования еще одного слагаемого, раз ряды которого подаются на вход 23 устройства. В этом режиме на шину 24 управления подана логическая единица, регистр 12 обнулен, Выходной результат получается на последовательном выходе 28 устройства 50 или на параллельных выходах 27 и выходе30, причем на выходе 30 - старший разряд суммы.Количество актов, за которое вычисляется сумма, равно:55г = и + 1 одЯ+1,где г - количество затрачиваемых тактов;и - разрядность слагаемых;180 17, количество слагаемых в режиме алгебраического сложения;1 а - ближаишее...

Номер патента: 1807480

Опубликовано: 07.04.1993

Авторы: Зурхаев, Исмаилов, Кокаев, Курбанов, Магомедов

МПК: G06F 7/50

Метки: суммирующее

...загрузку старшего порядка от одного из счетчиков 10, Сигнал на последнем выходе распределителя 12 останавливает его работу и разрешает прохождение тактовых импульсов шины 30 синхрониза ции на элементы И 3.На втором этапе работы устройства производится сложение мантисс, подавае. мых иэ регистров 9, причем при сдвиге старшие разряды заполняются нулями, если 35 число положительное, и единицами, если число отрицательное, что определяется связью выхода старшего разряда с последовательным входом,В течение тактового импульса, подава емого по шине 30, информация на сдвиговых выходах регистров 9 определяет адрес слова, считываемого из ПЗБ 1, Считанное из ПЗБ 1 слово само является частью признака; подаваемого на признаковые входы АЗБ 45 2,...

Номер патента: 1809438

Опубликовано: 15.04.1993

Авторы: Сурков, Чернышев

МПК: G06F 7/50

Метки: деления

...1533 КП 12. Регистры 7 и 8 могут быть реализованы на микросхемах 533 ТМ 8. Регистр 9 может быть реализован на микросхемах 530 ИР 24, Сумматоры 10 и11 могут быть реализованы на микросхемах 1533 ИПЗ и 1533 ИП 4. Сумматор 12 может быть выполнен на микросхемах 1802 ИМ 1 и 1533 ИП 4, Блок нахождения максимального результата 13 может быть реализован на микросхеме 1533 ЛАЗ,1809438 Таблица 1 1 0 1 Формула изобретения Устройство для деления, содержащее регистры делимого, делителя и частного, первый сумматор; блок управления, четыре коммутатора, причем вход делителя устройства соединен с информационным входом регистра делителя, выходы всех разрядов которого соединены с первыми информаци-. онными входами всех разрядов первого коммутатора, выходы...

Номер патента: 1820377

Опубликовано: 07.06.1993

Авторы: Бережной, Червяков

МПК: G06F 7/50

Метки: модулю, сумматор

...значения модуля подключен к первому информационному входу логического блока 5, вход 11 инверсного значения модуля подключен к второму информационному входу логического блока 5, выход которого подключен к третьему входу блока 3 суммирования, выход которого является выходом 12 устройства, Первый инверсный выход переноса блока 3 суммирования подключен к -входу 1 К-триггера 6 и является выходом 13 результата сравнения аР, второй инверсный выход переноса блока суммирования.подключен к входу К К-триггера 6 и является выходом 14 результата сравнения а ф. Тактовый вход 15 устройства подключен к синхронизи рующему входуК-триггера 6, выход которого подключен к управляющему входу логического блока 5 и второму входу элемента И 2. Выход элемента НЕ 1...

Номер патента: 1827672

Опубликовано: 15.07.1993

Авторы: Авгуль, Костеневич, Супрун, Фурашов

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...1-й четверичной цифры, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом старшего разряда суммы сумматора, выход младшего разряда суммы которого соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, 1-й вход которого соединен с входом младшего .разряда 1-й четверичной цифры, третий вход второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с входом переноса сумматора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, сумматор содержит мажоритарный элемент с порогом четыре и мажоритарный элемент с порогом два, выход которого соединен с третьим входом первого элемента СЛОЖЕНИЕ ПО МОДУЛ 1 О ДВА, а 1-й вход мажоритарного элемента с порогом два соединен с входом младшего разряда 1-й четверичной цифры и...

Номер патента: 1829030

Опубликовано: 23.07.1993

Автор: Фельдман

МПК: G06F 7/50

Метки: запятой, накопления, плавающей, чисел

...управления 7 может быть реализован как устройство микропрограммного упоавления. Блок 7 содержит тактовый генератор. запуск котс ого возможен по пе 1829030реднему фронту сигнала синхронизации как слова, так и массива, Этот сигнал является пусковым сигналом, а соответствующая шина пусковой шиной,Работа устройства основана на использовании представления чисел в форме с "циклической запятой" или с "плавающим началом", предназначенного для управления операции сложения чисел с плавающей запятой,Представление с плавающим началом для числа Х имеет видрХ=Ац, где ,ц / А и А - мантисса, Пусть в некоторое целое (например,т - равно числу разрядов мантиссы без знака).Тогда главный порядок определяется как,Р - тК = Е, а локальный какг= гез( ),гпгде...

Номер патента: 1829031

Опубликовано: 23.07.1993

Авторы: Дрозд, Паломино, Полин

МПК: G06F 7/50

Метки: накапливающий, сумматор

...получаемой суммы с выхода первоначально обнуленного первого регистра 9, Этот регистр является сдвиговым и обеспечивает задержку на и тактов поступающих с выхода суммы сумматора 1 и разрядов накапливаемой суммы и они поступают на выход 14 устройства, Сумматор 1 выполняет операцию сложения с учетом сигналов переноса, снимаемых с выхода переноса и задерживаемых на один такт первым триггером 7, причем сигналы переноса поступают на информационный вход первого триггера 7 через первый элемент И 4, на второй инверсный вход которого подается управляющий сигнал с выхода блока 2 управления, Управляющий сигнал принимает единичное значение на тактах, кратных п, когда выполняется сложение старших и-й разрядов слагаемого и накапливаемой суммы, и...

Номер патента: 1833864

Опубликовано: 15.08.1993

Авторы: Дрозд, Паулин, Синегуб

МПК: G06F 7/50

Метки: дополнительном, запятой, коде, плавающей, суммирования, чисел

...вр 1равно логическому нулю, а вр 1 - логическойединице) к выходам элементов 2 - 2 И 2 ИЛИ подключаются выходы первых элементов И всех элементов 2 - 2 И - 2 ИЛИ исдвига мантиссы А в сторону младших раэ 15 рядов не происходит. При значении млад шего разряда модуля выравнивающейразности, равном логической единице (вэтом случае значение вр 1 равно логическойединице, а гпр 1 - логическому О) к выходам20 элементов 2 - 2 И - 2 ИЛИ подключаютсявыходы вторых элементов И всех элементов2 - 2 И - 2 ИЛИ. и происходит сдвиг мантиссыА на один разряд в сторону младших разрядов. На выходах элементов 2 - 2 И - 2 ИЛИформируются разряды вс 1, ., всп+1, гдевс 1 - первый разряд, всп+1 - (и + 1)-й разряд мантиссы С, которая поступает на выходблока...

Номер патента: 1833865

Опубликовано: 15.08.1993

Авторы: Гроль, Петлин, Романкевич

МПК: G06F 11/26, G06F 7/50

Метки: n-разрядный, параллельный, сумматор

...с выходов 2 соответствующих сумматоров 1 группы. На входы б параллельного сумматора поступают И-разрядные (Й = гп к) двоичные операнды, а на выходах 8 формируется й-разрядная сумма (на выходе 2 последнего сумматора 1 группы формируется сигнал переноса). Выходы 5 И-разрядного параллель- нага сумматора не используются как информационные.В тестовом режиме на входы 4, б и 7 й-разрядного параллельного сумматора поступают стимулирующие воздействия с выходов генератора псевдослучайных последовательностей, а выходы 5, 8 и 2 под. ключаются к входам многоканального сигнатурного анализатора. В результате при проведении псевдослучайного тестирования проверка Й-разрядного параллельного сумматора сводится к параллельной и независимой проверке...

Номер патента: 1837280

Опубликовано: 30.08.1993

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...ДВА, два мажоритарных элемента с порогом два, два мажоритарных элемента с порогом четыре, четыре элемента И, два элемента запрета, сумматор и два полусумматора, причем входы разрядов с 40 первого по шестой устройства соединены спервогодка шестой входами первых элементов И, элемента сложения по модулю два, мажоритарного элемента с порогом два и мажоритарного элемента с порогом четыре, входы разрядов с седьмого по одиннадцатый устройства соединены с первого по пятый входами вторых элемента СЛОЖЕНИЕ1837280 ЛЮ ДВА соответственно, выход первого элемента И соединен с первым входом пятого элемента И и входом первого слагаемого третьего полусумматора, вход второго слагаемого которого соединен с выходом шестого элемента И и вторым входом...