G06F 7/50 — для сложения; для вычитания

Номер патента: 231223

Опубликовано: 01.01.1968

Автор: Громов

МПК: G06F 7/50

Метки: арифметическое, параллельное

...опроса переносов схема 1 реагируетна знак действия и на наличие переносовв старшем разряде при знаке действия ( - )и выбирает одно из трех решений: инвертирует код, формирует сигнал конца операцииили прибавляет единицу в младший разрядрегистра 3, Для большей наглядности разберем пример операции сложения.Предварительно в арифметическое устройство приходит из управляющего устройстваимпульс подготовки по входу 18. В следующем такте приходит по входу 17 инвертированный код 2 из 5 и записывает на ферритеинформацию. По команде Запись в регистр 3 происходит запись по входу 8 регенерации числа в накапливающем рвгистре 3на основные ферриты (правые на фиг, 5) и покоманде Запись в регистре 4 - по входу 9регенерации числа регистра 4 на...

Номер патента: 231896

Опубликовано: 01.01.1968

МПК: G06F 7/50

Метки: 231896

...наоборот, Если знак переноса отрицательный, тсА т =1. Будем считать также, что при отсутствии переноса А 1 =О.Теперь синтезируем схемы 5, б, 7. Известно,что поразрядные сумма и разно;ть определяются одной и той же формулойС.11, = а, , с; + а р, с, + а с, + а, Ь, с, (1)и не зависят от знака переноса с,.Так как пострсение этой схемы не изменяется, ее рассматривать не будем,Для построения схем б и 7 составим таблицу истинности для функций ст. т и ат отпяти аргументов: ат, бт, ст, а о (см. табли,цу). Так как в схеме не может одновременногыиолияться сло;кение и вычитание, то я=о,где з - управля,ощий сигнал операции сложения, о - управляющий сигнал операции вычитания, Знак " означает, что иа данных наборах231896 функции не определены. Это...

Номер патента: 231897

Опубликовано: 01.01.1968

Автор: Кузнецов

МПК: G06F 7/50

Метки: действия, параллельного, сумматор, чисел

...выходы и от О до п.Предлагаемый сумматор работает следующим образом25 Сигналы иа дешифратор 1 поступают навходы слагаемых 1, 4 1 одновременно,Сигнал переноса подается на дешифратортолько по одному входу, номер которого равенчислу единиц переноса. Сигнал с дешифратора30 появляется только с одного выхода, номер которого равен сумме единиц переноса пги единиц слагаемых -ых разрядов. Если сигнал появляется с нечетного выхода, то оп проходит через схему 2 ИЛИ в регистр сумм и одновременно поступает через схему 3 ИЛИ в цепь выхода дешифратора с номером на единицу меньше. Если сигнал появляется с четного выхода дешифратора, то он, минуя регистр, проходит в следующий разряд сумматора как единица переноса и,. Чтобы сохранить равенство между...

Номер патента: 257870

Опубликовано: 01.01.1969

Авторы: Рахманов, Ротарь

МПК: G06F 7/50

Метки: двух, массивов, суммирования, чисел

...ниже в отличие от разрядов числа названы полуразрядами.20 Отрицательные числа хранятся на исходных картинах А, В в дополнительном коде,образование которого ничем не отличается отобразования того же кода в двоичной системесчисления, только при этом инвертируют25 младшие полуразряды соответствующих цифр- чисел. Представление чисел в дополнительном коде расширяет функциональные возможности устройства, позволяя заменить операцию вычитания сложением, Использование же30 модифицированного кода обеспечивает прос257870 15 Предмет изобретения Составитель В. А, КомаровРедактор Т. В. Данилова Техред. 3. Н, Тараненко Корректор В, И, Жолудева Заказ 236/1785ЦНИИПИ Комит Тираж 480 по делам изобретений и открытий при Совете Мосща, Центр, пр, Серова,...

Номер патента: 238230

Опубликовано: 01.01.1969

Автор: Абрамов

МПК: G06F 7/50

Метки: двоичный, сумматор

...сумматора, основан 1управлении транзистора по базоной цепям.5 Прп появлении на входах а и 6 (5 п С .)сдинаковых уровней (комбпнацпи 00 плп 1 Цтранзистор Т, (Т,) заперт, п с резистора Йз(Ло) снимается низкий уровень, соответствующий значению 5=0 (5=0),10 При комбинации 00 транзистор Т, (Т,) закрыт по эмиттсрной цепи, а при комбинации 11 - по базовой цепи. Прп появлснпп ня входах а и о (5 и С, ) разных уровней (комбинации 01 или 10 транзистор Т, (Т,) открыт, п15 с резистора Рз (Йо) снимается высокий уро;,с нь, соответствующий значению 5 =- 1 (5 = 0),Если ня входах а и Ь плп 5 п С; появитсяксмопняцпя 11 (два высоких у ровня), то транзистор одного пнверторя С плп 0 будет зя 20 перт, п с коллекторного резистора Р илп Й,знизкий...

Номер патента: 238231

Опубликовано: 01.01.1969

Автор: Тульский

МПК: G06F 7/50

Метки: десятичный, сумматор

...Е,4 т, Е;+1 -10 соответственно из -й в (+1)-ю тетраду; т, - сигнал ошибки.На вход устройства Х 8 подаются сигналы Х Х, Х Х У 8, У 4, У У Е, и их инверсии, На вход устройства Х 4 подаются сигналы Х, Х Х У 4, У, Уь Е, и их инверсии.На вход устройства Х., подаются сигналы Х, Х УУь Е; и их инверсии. На вход устройства Х, подаются сигналы Х У Е, и их инверсии, На вход устройств Л и 2 подаются сигналы Х 8, Х., Хъ, Хь У, У 4, У, У, и их инверсии, а также Е На вход устройства Л заведен, кроме того, сигнал Е,. На выходе появлгпотся сигналы Е; и и Е;, , которые дают информацию о наличии или отсутствии переноса в стар шую (+1) -ю тетр аду.На вход устройства ЛП заведены сигналы 58, 54, 5, Е; , Е;. Появление на выходе единичного сигнала т,...

Номер патента: 238890

Опубликовано: 01.01.1969

Автор: Власов

МПК: G06F 7/50

Метки: двухтактный, действия, параллельного, сумматор

...сумматорах,прои сложении используются цепи, передачи и переноса прямого кода, а код приемного регистра предварительно инвертируется. Для выполнения инвертирования требуется дополнительно ко времени сучммирования еще один временной такт, т. е. операции сложения и вычитания в таких сумматорах выполняются за три временных такта. ЗО238890 Заказ 166210 Ц 111111 Г 1 И Комитета по при Совете Москва, ЦентГипография, пр. Сапунова, 2 счетный, вход триггера 2 и устанавливает его в единичное или нулевое состояние,После передачи начинается распространение потенциала переноса. Потенциал переноса возникает в трех разрядах, где,в триггере приемного регистра хранится код 1, а триггер накапливающего регистра после прохождения импульса передачи...

Номер патента: 242497

Опубликовано: 01.01.1969

МПК: G06F 7/50

Метки: двоичный, сумматор

...5, включенный в прямом направлении - ко входу схемы б, З 0 через резистор 7 соединенному с коллектором транзистора 1. Выходами суммы 8 и переноса 9 являются соответственно коллекторы транзисторов 1 и 2.Сумматор работает следующим образом, Если все три входных сигнала (два слагае. мых и перенос) равны нулю, то транзистор 1 закрыт, а транзистор 2 открыт. При этом потенциал коллектора транзистора 1 близок к нулю и ток переноса равен нулю. Если хотя бы один входной сигнал отличен от нуля (1, =т), то напряжение на коллекторе закрытого транзистора 1 определяется делителем, состоящим из коллекторной нагрузки и резистора 7, и соответствует единице на выходе суммы. При этом транзистор 2 открыт и ток переноса равен нулю.Если на входе имеется...

Номер патента: 244712

Опубликовано: 01.01.1969

Авторы: Денисов, Есча, Кч

МПК: G06F 7/50

Метки: вычитания, суммирования, чисел

...в том, что при наличии одного из управляющих сигналов, определяемого производимой арифметической операцией - сложением или вычитанием и соотношением чисел по абсолютной величине, на выходе коммутатора б появляется сигнал С равный либо прямому коду переноса Р 1 1, либо одному из прямых кодов заемов 2. 1, 2 - 1, поступающих изху ухсоседнего, младшего (1 - 1)-го разряда,Полусумматор разрядной суммы-разности из гоступающих на его входы прямого кода частичной суммы 5, и сигнала с выхода коммутатора б С 1, являющегося прямым кодом одного из сигналов или переноса Р 1 1 или одного из заемов Ж - ъ 21 в зависимости от производимой арифметической операции - сложения или вычитания, формирует сигналкоторый является либо прямым кодом разрядной суммы,...

Номер патента: 244713

Опубликовано: 01.01.1969

Авторы: Быченок, Иваськив

МПК: G06F 7/50

Метки: десятичных, матричное, сложения, чисел

...- константа цифры и (и)т) и в случае, когда вэтом элементе была записана единица переноса, возникшая при суммировании цифр35 младших разрядов (подробнее об этом см,ниже), на выходной обмотке указанного элемента 14 в схеме 4 возникает импульсный сигнал, устанавливающий триггер 15 в единичноесостояние. Если же перенос из младших раз 40 рядов отсутствует, триггер 15 останется в нулевом состоянии,После того как в схемах 1 на указанныхэлементах 14 произойдет запоминание пространственно-импульсных представлений45 цифри 1, на обмотки считывания всех элементов 14 в схемах 1 по входу 11 поступаетимпульс сдвинутой опорной последовательности (см. фиг. 2,б). Этот импульс возвращает-й и 1-й элементы 14 в исходное состояние,50 При этом на -й и 1-й...

Номер патента: 247620

Опубликовано: 01.01.1969

Авторы: Розенблат, Телемеханики, Цареградский

МПК: G06F 7/50

Метки: двоичный, сумматор

...предлагаемого двоичного сумматора показана на чертеже,Он состоит из разветвленного магнитного сердечника 1, используемого в качестве балансого, который прошит обмоткой подготовки 2, обмоткой считывания 3, входной обмоткой первого числа 4, входной обмоткой второго числа Б, входной обмоткой переноса из младшего разряда б, выходной обмоткой суммы 7 и выходной обмоткой переноса 8. Обмотка 7 имеет по У, витков, выполненных восьмерками на информационных отверстиях 9 - 11, включенных согласно, и 2%, витков на отверстии 12, включенных встречно по отношению к виткам на отверстиях 9 - 11.Сумматор работает следующим образом, Единица и нуль на входе представляются положительным и отрицательным импульсами тока соответственно. Г 1 ричем...

Номер патента: 249050

Опубликовано: 01.01.1969

Авторы: Попов, Сумароков, Суслов

МПК: G06F 7/50

Метки: суммирования, чисел

...чисел слагаемые, соответствующие младшим разря дам чисел, подаются на вход 1 сумматора 2 первой группы, включающей - младших раз 2те в обратном коде в первотакже должны использовать д у р половинной разрядности) .При суммировании в старшем разряде сумматора 2 первой группы может либо возникнуть сигнал переноса в следующую группу, либо его не будет, На вход б цепи переноса младшего разряда второго сумматора 5 второй группы будем при каждом суммировании подавать импульс, что соответствует наличию переноса.Суммирование во всех трех сумматорах половинной разрядности начинается одновременно, Через время, равное половине времени суммирования полноразрядного сумматора, процесс суммирования закончится.Съем результата осуществляется с...

Номер патента: 249052

Опубликовано: 01.01.1969

Автор: Заровский

МПК: G06F 7/50

Метки: мирующее, последовательногодействия

...входами вентилей, соединенных по входам также с выходами распределителя; выходы вентилей соединены со входами соответствующих разрядов регистра результата,Это позволяет уменьшить аппаратурные затраты при реализации схемы устройства в потенциальной системе элементов,На чертеже изооражена схема устройства, Оно содержит регистр слагаемого 1, регистр результата 2, одноразрядный сумматор 3, распределитель импульсов 4, схемы И 5, схемы ИЛИ б, вентили 7. Устройство работает следующим образом.Сигналы с распределителя импульсов 4 поступают на схемы И б, соединенные с выходами разрядов регистров 1 и 2. Таким обра зом, выходы разрядов регистров последовательно, начиная с младшего разряда, подключаются через схемы 1 ЛЛИ б ко входам сумматора 3. В...

Номер патента: 249766

Опубликовано: 01.01.1969

Автор: Титов

МПК: G06F 7/50, G06G 7/14

Метки: магнитопроводе, сложном, сумматор

...сигналов в обмотках 20 и 21. Таким образом, в отсутствие импульсов, представляющих входные переменные, сигналы навыходе схемы отсутствуют.Шесть управляющих обмоток 22 - 27, по которым подаются импульсы, представляющиесобой три входные переменные х, у, р, их дополнения х 1, у 1, р 1 (на фиг, 2 показан способпрошивки только одной входной обмотки), атакже выходные обмотки суммы 20 и переноса21 прошиваются в соответствии с алгоритмомсуммирования,Схема прошивки входных обмоток обеспечивает для любой комбинации трех переменныхпрохождение всего магнитного потока, возбуждаемого источником потока и пропорциоанального в , через один из восьми рабочих2кернов, Это возможно в том случае, если одновременно с тактовым импульсом возбуждения(в...

Номер патента: 250544

Опубликовано: 01.01.1969

Авторы: Гольбек, Кириллов

МПК: G06F 7/50

Метки: десятичный, накапливающий, параллельным, последовательный, сдвигом, сумматор

...не показан), вырабатывающего сигнал разрешения Р в зависимости от вида операции, соединен с выходом формирователя 9 унитарного кода числа или его десятичного дополнения, а другой вход соединен с выходом устройства 8 запоминания и передачи переноса, входы которого подключены к выходу переноса десятичного счетчика (нулевому выходу триггера Т 4) и к выходу А, генератора 1, вырабатывающего периодическую последовательность импульсов передачи переноса.Ойеративный регистр 10 по своей структуреподобен накапливающему сумматору. Разлисумматор 5 с блока управления операциями(на чертеже не показан) поступает сигналразрешения Р, открывающий вентиль И дляпрохождения унитарного кода или его десятичного дополнения с выхода формирователя9 на...

Номер патента: 251252

Опубликовано: 01.01.1969

Автор: Дудников

МПК: G06F 7/50

Метки: суммирования, чисел

...результата, выход которого соединен со входом схемы ИЛИ дои ол нгительно го гполусум м а тор а. я - запоминание резульсредсгвенно на устройстве вмещения времени сложеиси результата операции. хема одного разряда коматора с запоминанием ре 1 зображена на чертеже. сумматор сосгоит,из трех ервый полусумматор со.1 4, второй полусумма - 8, а третий - из элеразрядная сумма двух чисел согласно уравнению:5 е = АсВг+ АсВ эгде 5 - поразрядная сумма чисел-того разряда;Ас, Вс, А,; В, - прямые и инверсные кодычисел 1-того разряда.Одновременно с поступлением чисел должен быть подая управляющий сигнал У, длительность которого должна быть равна времени переходных процессов во,всех ю разрядах устройства.Полусумматор, состоящий из элементов5 -...

Номер патента: 254890

Опубликовано: 01.01.1969

Автор: Дунье

МПК: G06F 7/50

Метки: накапливающий, параллельный, сумматор

...элементы И, входы которых соединены с выходами одинаковых разрядов регистра суммы и регистра второго слагаемого, соединены с линиями переноса через быстродействующие вентили, а выходы регистра второго слагаемого соединены со входами регистра суммы через дьухвходовые элементы И.В предложенном сумматоре выходы двухвходовых логических элементов И соединены непосредственно с линиями переноса, а выходы регистра второго слагаемого - со входами регистра суммы через трехвходовые логические элементы И, соединенные с цепью управляющего сигнала сложения.Это упрощает схему сумматора и повышает его быстродействие (исключается задержка прои распространении переноса после прихода сигнала сложить).На чертеже изображена схема сОн содержит регистр...

Номер патента: 255358

Опубликовано: 01.01.1969

Автор: Трусилов

МПК: G06F 7/50

Метки: двоичный, одноразрядный, сумл1атор

...высокими. Одноразрядный двоичный сумматор, содержащий переключатели тока, от,тичающийся тем, что, с целью упрощения, базы транзисторов в цепях связи переключателей тока подключены к цх эмцттерным выходах, являощцмся выходамц значения переноса, а коллекторь этих же транзисторов Ооъедцнены В один выход, являющийся выходом значения результата суммирования. Предлагаемый одноразрядный двоичный сумматор предназначен для использования в вычислительной технике.Одноразрядные двоичные сумматоры, содержащие переключатели тока, известны. 5Предложенный одноразрядный двоичный сумматор отличается от известны.; тем, что базы транзисторов в цепях связи переключателей тока подключены к их эмцттерным выходам, являющимся выходами значения пе реноса, а...

Номер патента: 260964

Опубликовано: 01.01.1970

Автор: Алескер

МПК: G06F 7/50

Метки: двоичный, одновременным, параллельный, переносом, сумматор

...групп происходит сложение поразрядно и параллельно во всех разрядах, без переносов, по правилу сложения,по модулю 2 или его инвероии,в,группах 1 и 2-го рода соответственно. Сигналы переноса в группы 1-го рода, т. е, сигналы, определяющие сложение по модулю 2 поступают во все разряды группы с выходных обмоток 1 трансформаторов Тр а сигналы, определяющие правило сложения (инверсия сложения по модулю 2) в группах 2-то рода, поступают во все разряды групп 2-го рода с выходных обмоток Л трансформаторов Тр,.Работает устройство следующим образом.Сигналы с тритеров слагаемых Тг, и Тгг каждого разряда одновременно поступают на схемы И, - Ио;каждого разряда и далее на схемы ИЛИ и ИЛИг, на выходе которых образуются сигналы суммы по модулю 2 (0 Хт 2...

Номер патента: 263281

Опубликовано: 01.01.1970

Авторы: Васильев, Райсов, Шаламов

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...вычислительнои технике.Известен одноразрядный сумматор с тремя входами на ферротранзисторных ячейках, содержащий схему ИЛИ с запретом, схемы И и схему ИЛИ.Предложенный сумматор отличается тем, что его входные шины подключены ко входам схемы ИЛИ с запретом и двух схем И, причем выходы схем И подключены ко входам схемы ИЛИ, образующей на выходе сигнал переноса, а также ко входам запрета схемы ИЛИ с запретом и третьей схемы И, выходы которых совместно служат выходом сигнала суммы.Это позволяет упростить устройство.Функциональная схема сумматора на три входа изображена на чертеже. том и схемы Из, а перенос Р ячейки 9, В сумматоре применя временный запрет и использует ная схема тактового питания.Предложенный одноразрядный три входа...

Номер патента: 263999

Опубликовано: 01.01.1970

Авторы: Купри, Мочалов, Свирин

МПК: G06F 7/50

Метки: накапливающего, однотактный, параллельный, сумматор, типа, ферриттранзисторныхэлементах

...чертеже изображена схема описываемогоустройства.Устройство содержит однотактный двоичныйсчетчик 1, элементарную ячейку 2 с входнымиобмотками считывания и записи и элементарную ячейку т с самовозбуждением. В исходном состоянии ячейка 2 и счетчик 1 находятсяв состоянии с 0, При подаче на входы 4 сумматора первого слагаемого ячейка 2 и счетчик 1 соответствующих разрядов переходят всостояние сс. При поступлении второго слагаемого на выходе счетчика 1 младшего разряда по заднему фронту входного импульса (вслучае единицы) появляется выходной импульс поразрядной суммы, который поступает на обмотку считывания ячейки 2 и списывает 1 из ячейки 2, и на выходе этой ячейки по переднему фронту входного импульса появляется импульс 1 переноса в...

Номер патента: 264000

Опубликовано: 01.01.1970

Авторы: Голик, Чигирин

МПК: G06F 7/50

Метки: 264000

...И соединены по входамтакже с шиной подачи второго слагаемогои с цепью тактирующей частоты, а выходы-этих схем соединены со входами схемы-ИЛИ, соединенной по входу также с выхо.дом заторможенного блокинг-генератора, входкоторого соединен с выходом компаратора.Это позволяет упростить схему сумматора иповысить его быстродействие,На чертеже показана схема .описываемогосумм а тор а.Он содержит хро авляющнмвыходом 2, выходом импульсовчисла и выходом 4 а до основания системы счис ор 5; цепьб тактирующей час 8 подачи второго слагаемого на схемы И; схемы И 9 и 10; выходы 11 и 12 со тхем И; входы И импульса переноса от младшего разряда импульса установки хронотрона в О по цепи 5 обратной связи; схему ИЛИ 14 с выходом 15, заторможенный,...

Номер патента: 264782

Опубликовано: 01.01.1970

МПК: G06F 7/50

Метки: 264782

...можно еще уменьшить среднее время выполнения операций суммирования, если выделять анализируемые разряды слагаемых более, чем в одном месте, т. е. разбивать слагаемые более, чем на две части.Выработанный сигнал на одном из выходов дешифратора является результатом анализа данной комбинации слагаемых и указывает время, которое необходимо выделить для распространения переносов. Этот сигнал с выхода дешифратора используется для создания минимально необходимой задержки, отводимой на время пробега единицы переноса. По прошествии этого времени или несколько раньше, в зависимости от конкретной реализации АУ, вновь запускается схема управления арифметическим устройством, В результате среднее время выполнения арифметических операций...

Номер патента: 265566

Опубликовано: 01.01.1970

Автор: Буденный

МПК: G06F 7/50

Метки: плтснтвол

...спо собность и улучшить переходные характери стики сумматора. Схема сумматора изображена на чер епротивление резисторов 1 и 8, 1 о - ток ключа 1, 11 - ток ключа 4, причем 1 т= (0,2 - 0,3)1 о.Напряжение смещения - Е. выбирается примерно равным - (2,51 ойо+О 51 Ло)Слагаемые и перенос принимаются равными нулю, когда присутствует ток 1 и единице, когда 1 о = 0Сумматор работает следующим образом.При подаче на входы 9 сумматора трех логических нулей - двух слагаемых х у, и переноса Ж г из предыдущего разряда - напряжение на первом входе ключа 1 равно - Ио 1 оТранзистор 2 закрыт, транзистор 3 открыт, перенос равен нулю (ток переноса через транзистор 3 равен 1,). Транзистор б закрыт и сумма равна нулю.При подаче на вход 9 сумматора одной...

Номер патента: 266363

Опубликовано: 01.01.1970

Авторы: Азмайпарашвили, Средств, Тбилисский

МПК: G06F 7/50

Метки: суммирования, цифро-аналоговое

...положительного источника + Е аналогичным образом запирается диод ЙБ и положительное напряжение-аналог десяти + Ук А,о через30 35 40 45 50 55 60 б 5 5 10 15 20 25 6резистор Л 8 и диод О, поступает на вход усилителя данного разряда,Если после первой компенсации напряжение на выходе усилителя снова превышает напряжение-аналог десяти, т. е. Х/) УА,ь, то указанный процесс повторяется с помощью второго импульса, который перебрасывает триггер Т, так как с выхода правого плеча триггера Т на потенциальный вход вентиля В, (на фигурах не показан) подается уже нулевой (разрешающий) потенциал.Процесс повторяется до тех пор, пока напряжение на выходе усилителя не станет ХУ ( ОА 9,После каждого переброса триггеры остаются до конца цикла в неизменном...

Номер патента: 269608

Опубликовано: 01.01.1970

Автор: Шапинский

МПК: G06F 7/50

Метки: дрифметичесжое

...Вь.(о;ы соог 3(тс13(Опи.( р; зр- ДОВ РСПШтРОБ Л, 1 ЧСРСЗ ДЦ,ПЫ,1 .3 стОР 16 связяиы со 13.(о лми соотг)стет 3 мопи.( рлзрядо рсгпсря 2 СМ:(1:ТОрс И Со 13 О:Л)И Р с 1 3 Р 51 ДО 13, П Я С;И П И Ц О ОЛ ЬП 1 с: Р СИ ( т РСучмс 1 Оря. Кро:1(. ТОГО, Кд)1(дЙ г.ЬЙ рд:- РЯД РСГИСРс 1СУМ(ЯТОРЛ 1 РСЛ 13 итиги 1-- Ч связан со Бкодлмп + 1, .+2, г+.-18 рлз)Э 5 дОВ рсгпстря 2 С ММс 10)я.ЪС 1 РОИС130 И ) СС 1 .С 111 ОС 5 с 1 с 3 1 П 1(. (с 1 ЕрТСЖС ПС П 01 с 13 ЯПО), КО(оро(, 13 рс)бд 1113 ЛС С Л Е ДК) Ц И Е С И Г П Я Л Ы: Г Я Ш С П И 51 К 0 Д Л П Л С Ч М М Л- торе ( игг(.), гыдлчи ч 1 слл пр)ыч ( ч) оорятныч ( ч) кодоч. с;3 иг; Б,ело код; Бл сумматоре (1, 2, 4, 8 Сд.С), сдигд вправо кодл ил сумматоре (1, 2, 4, 8 СОПРС) и с,(и(- га вправо кода пл 1...

Номер патента: 272671

Опубликовано: 01.01.1970

Авторы: Голик, Чигирин

МПК: G06F 7/50

Метки: десятичный, накопительный, сумматор

...числа А, Цепь формирования импульса переноса содержит триггер 14 со счетным входом, элемент И 15, шину импульсов опроса 1 б, шину импульсов установки 0 17, выход переноса 18.Устройство работает следующим образом.На вход триггера 5 по шине 8 постпают импульсы с фазой числа В (0(В(9), на шину 7 - опорные нулевые импульсы. Таким образом, на левом входе элемента И б цифра представлена длительностью импульса. При наличии стробимпульса (команда сложения) на шине 10 с выхода элемента И б выдаются импульсы (тактовой частоты Т,), число которых соответствует длительности импульса на левом входе элемента И б, и поступают через элемент ИЛИ 4 на счетный вход элемента памяти 2. С выхода элемента памяти 2 импульсы поступают на счетный вход...

Номер патента: 273519

Опубликовано: 01.01.1970

Авторы: Ладари, Рогава, Тбилисский, Чхеидзе

МПК: G06F 7/50

Метки: накапливающий, сумматор

...сумматор числа: + + и -- , которые сводятся к операции сложения, и комбинации + - и - +, которые сводятся к операции вычитания. При этом содержимым сумматора может быль, очевидно, как положительное, так и отрицательное число, представленное в дополнительном коде. Старший разряд сумматора является знаковым, и при нулевом содержимом определяет положительное число, а при единичном - отрицательное. Устройство работает следующим образом.Когда сумматор осуществляет сложение, могут иметь место следующие ситуации:а) в данный разряд сумматора по входу 19, т. е. на триггер 1 через элемент ИЛИ 20 поступает нулевое значение одноименного разряда второго слагаемого. Содержимое данного разряда сумматора остается при этом без изменения;б) в данный...

Номер патента: 275527

Опубликовано: 01.01.1970

Автор: Власов

МПК: G06F 7/50

Метки: двухтактный, действия, параллельного, сумматор

...код второго слагаемого, Числа положительные. В первом такте произво дится выдача кода числа из триггера 7 приемного регистра на счетный вход триггера 4 накапливающего регистра (сложение по модулю два), Для выполнения этой элементарной операции на шину 9 подается импульс.20 Если в триггере 7 хранится код единицы, тоимпульс выдачи через элемент И б данного разряда и элемент ИЛИ 8 предыдущего разряда поступает на счетньш вход триггера 4 и устанавливает его в единичное или 25 нулевое состояние.Во втором такте на шину 8 подается импульс, разрешающий распространение переноса. Если в данный разряд на элемент И 1 из предыдущего разряда поступил перенос, зо а триггер 4 после первого такта установлен в275527 Предмет изобретения с- - о разряд...

Номер патента: 277409

Опубликовано: 01.01.1970

Автор: Болдырев

МПК: G06F 7/50

Метки: модулях, параллельный, сумматор, феррит-транзисторных

...результата сложения,Работа триггера синхронцзируется четырьмя последовательными тактами 1, - 14.5 Арифметическое устройство (АУ) ца фиг, 2,состоящее из и + 2 статических триггеров, содержит цепь циклического переноса, шинуустановки в нуль, шину считывания, и + 1шину ввода слагаемых ц и+ 1 шину выдачиО результатов сложения. На схеме изображены: Тт - Тзн - триггеры - элементы запрета; ЭС - элемент согласования; 1 - 3 - единичные выходы элемента запрета; 4,5 - счетные входы элемента запрета,5 Рассмотрим работу АУ на примере сложенцядвух чис 1= Т,+ Т Шина ноФк б 3 и йи Единцц ЬаЫг Счетныи Додг 9,Уцг. До прихода числа 0,00001 в единичном состоянии находятся триггеры младших разрядов регистра АУ. Следовательно, на единичном выходе 2...