G06F 7/50 — для сложения; для вычитания

Номер патента: 1160400

Опубликовано: 07.06.1985

Авторы: Авгуль, Макареня, Мищенко, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...входом третьегоэлемента РАВНОЗНАЧНОСТЬ, второй входкоторого является входом старшегоразряда первого операнда и соединенс вторым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и первымвходом четвертого элемента РАКНОЗНАЧНОСТЬ, третий вход является входомстаршего разряда второго операнда исоединен с третьим входом первогоэлемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА; авыход - с вторым входом четвертогоэлемента РАВНОЗНАЧНОСТЬ, выход которого является выходом переноса сумматора.12- Х ОХц Х 5 аказ 3779/46 Подаисиое аж ШП 1 мПа,еит) 1Изобретен е относится к вычислительной технике и может быть исполь-. зовано ири построении быстродействующих устройств обработки цифровой информации.Целью изобретения является упрощение одноразрядного четверичного...

Номер патента: 1161939

Опубликовано: 15.06.1985

Автор: Петренко

МПК: G06F 7/50

Метки: вычитатель, десятичный, матричный, одноразрядный

...группы соединены с входами 1-й цифры соответственно первого и второго операндавычитателя, первый вход девятогоэлемента И-НЕ второй группы соединен с выходом восьмого элементаИЛИ второй группы, а второй входсоединен с входом девятой цифры второго операнда вычитателя, выходыэлементов И-НЕ второй группы соединены с выходом знака разности вычитателя.3 1Изобретение относится к вычислительной технике и может быть исполь"зовано при построении матричныхустройств обработки информации.Цель изобретения - повышениебыстродействия за счет осуществления операции вычитания чисел в прямом коде 1 из 10.На. чертеже представлена функциональная схема одноразрядного десятичного матричного вычитателя.Вычитатель содержит первую группу элементов И-НЕ 1-9,...

Номер патента: 1166099

Опубликовано: 07.07.1985

Автор: Демин

МПК: G06F 7/50

Метки: накапливающий, параллельный, сумматор

...параллельного накапли" вающего сумматора.Поставленная цель достигается тем, что в параллельном накапливаю-35 щем сумматоре, содержащем в каждом разряде триггер, прямой выход которого соединен с выходом данного разряда сумматора, в каждый разряд сумматора введен элемент НЕРАВНОЗНАЧ.НОСТЬ, причем счетный вход триггера-го разряда сумматора,(1 = 1, ., и, и .- разрядность сумматора соединен с выходом элемента НЕРАВНОЗНАЧНОСТЬ того же разряда сумматора, прямой выход триггера ь-го разряда сумматора соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ (х + 1)-го .разряда сумматора, первьй вход элемента НЕРАВНОЗНАЧНОСТЬ младшего раз,ряда сумматора соединен с шиной ну.левого потенциала сумматора, второй вход элемента НЕРАВНОЗНАЧНОСТЬ...

Номер патента: 1171780

Опубликовано: 07.08.1985

Автор: Пешев

МПК: G06F 7/50

Метки: двоичном, единиц, количества, числе

...-го элемента И третьей группы соединены с первым входом -го элемента И второй группы и вторым входом -го элемента И первой группы соответствейно, выходы элементов И первой группы подключены к входам элемента ИЩИ., выход которого через элемент НЕ соединен с четвертым входом всех элементов И перИзобретение относится к вычислительной технике и может быть использовано в устройствах различного назначения, которые наряду с другимиоперациями реализуют подсчет единиц,,содержащихся в коде числа,Цель изобретения - повьпцениебыстродействия.На фиг. 1 изображена функциональная схема устройства; на Фиг. 2 -временные диаграммы напряжений навходе управления и выходах элементов; на Фиг. 3 - схема одного разрядаблока фиксации единиц в коде,...

Номер патента: 1171781

Опубликовано: 07.08.1985

Автор: Шароватов

МПК: G06F 7/50

Метки: вычитатель, двоичный, последовательный

...частотой и при отсутствии информации напервом и втором входах первой группыи на первом входе второй группы элемента 2 он является генератором сигналов отрицательной полярности. На шину 8 поступает сигнал положительной полярности (сигнал обнуления)во время поступления старших разрядов уменьшаемого и вычитаемого. Тактовыми импульсами второй и третьейфаз считывается информация с элементов 1 и 2, 3 и 4 соответственно.Двоичный вычитатель выполнен начетырех троичных логических элементах, каждый из которых выполняет троичные операции (таблица), которые образуют полную систему логическихфункций, Первый и второй входы группы элемента логически эквивалентны между собой,3 1171781 Продолжение таблицы т Вход ВыхОд Вторая группа Первая группа 12...

Номер патента: 1171782

Опубликовано: 07.08.1985

Автор: Шароватов

МПК: G06F 7/50

Метки: сумматор-вычитатель

...сигналы положительной полярности с тактовойчастотой. По шине 12 поступает сигналположительной полярности (сигнал 25сброса) во время поступления старших (знаковых) разрядов на входы 9и 10.Если на шину 13 подаются сигналыположительной полярности, то сумма- ЗОтор-вычитатель работает в режиме вычитания, т,е. вход 9 является входомуменьшаемого, а вход 10 - входомвычитаемого. Если на шине 13 отсутству 1 от сигналы, то сумматор-вычитатель З 5работает в режиме суммирования, т.е. входы 9 и 10 являются входами слагаемых. Тактовыми импульсами второй и третьей фаз считывается информация с элементов 1-4 и 5-7, соответственно.Рассмотрим работу сумматора-вычитатепя на примере вычитания из поло.жительного трехразрядного числа 001(+1,о )...

Номер патента: 1174920

Опубликовано: 23.08.1985

Авторы: Айдемиров, Исмаилов, Омаров

МПК: G06F 7/50

Метки: ассоциативное, суммирующее

...3 преобразует поступающий на его входы двоичный код в уплотненный код, который через элементы И 5 поступает на адресный вход запоминающего блокав течение тактового импульса по входу 10. Считанное из блока 1 слово является частью ассо-циативного признака для ассоциатив" ного запоминающего блока 2. Второй частью признака являются. все, кроме первого, разряды кода, считанного из блока 2. Обе части признака поступают на преобразователь двоичного кода в уплотненный код 4 через элементы 7 и 8 задержки, причем младший разряд слова, считанного из блока 1, поступает на преобразователь 4 без задержки. Сформированный на выходе преобразователя 4 признак дополнительно сннхронизируется импульсом по входу 11 с помощью элементов И 6, Такая...

Номер патента: 1174921

Опубликовано: 23.08.1985

Авторы: Конкин, Пипкин

МПК: G06F 7/50

Метки: накапливающий, сумматор

...содержит 15комбинационный приматор 1, блокпамяти, содержащий разряды 2.1 - 2.5и дополнительный разряд 2.6 преобразователь 3 прямого кода в обратный, преобразователь 4 знакового разряда, преобразователь 5 знака промежуточной суммы, элементы 2 И-ИЛИ-НЕ 6и 7, элементы НЕ 8 - 10, вход 11 знакового разряда, информационные входы12, выход 13 знакового разряда, информационные выходы 14, выход 15знака промежуточной суммы, вход 16режима преобразования, тактовый вход17 и вход 18 нулевого потенциала.Работа накапливающего сумматора Зрзаключается в том, что преобразуетсяпромежуточный результат суммирования и само преобразование производится по совпадению знаков текущего ипредыдущего слагаемых. Подсуммиро 35ванне очередного слагаемого к...

Номер патента: 1176323

Опубликовано: 30.08.1985

Авторы: Власов, Власова, Краснова, Фотин

МПК: G06F 7/50

Метки: накапливающий, сумматор

...в сумматор по шине 19, 1По первому временному такту Ф выполняются подготовительные элемен- З 0 тарные операции ( ЭО ) пересылки кода из основных триггеров 12 во.вспомогательные триггеры 13 и стробирование схем переносов. Элементарная операция пересылки кода необхбдима для подго товки триггеров 12 и 13 к работе в режиме счетного триггера, Для выполнения этой элементарной операции . на шину 16 подается исполнительный импульс. Если триггер 12 хранит код 40 "1", то исполнительный импульс через элемент И 9 поступит на 5-вход триггера 13 и установит его в состояние "1". Если триггер 12 хранит кодО, то исполнительный импульс че- ,ц рез элемент И 8 поступит на Р-вход триггера 13 и установйт его в состояние "0". Таким образом, по первому...

Номер патента: 1179320

Опубликовано: 15.09.1985

Авторы: Грездов, Шимановский, Ярославкин

МПК: G06F 7/50

Метки: вычисления, двух, разности, чисел

...7. 5 ОУстройство работает следующим образом.На информационные входы регистров 1 и 2 поступает поток чисел, разность между которыми нужно вычислить. Обоз начим последовательность поступающих чисел, как а а , а а;. Эта последовательность чисел сопровожцаетустройства, вход 10 номера такта,выходную шину 11 и выход 12 знака.Блок 7 анализа знаков имеет входы 13и 14, соединенные с выходами разрядовзнака регистров 2 и 1, вход 15, соединенный с выходом переноса сумматора4, и выход 16, подключенный к управляющему входу операции сумматора 4,выход 17, подключенный ко входу младшего разряда сумматора 4 и выход 18,подключенный к управляющему входупреобразователя 6. Регистры 1 и 2имеют входы 19 и 20 разрешения записи. Бло 1 и 5, входящие в состав...

Номер патента: 1182511

Опубликовано: 30.09.1985

Автор: Музыченко

МПК: G06F 7/50

Метки: кодов, сумматор, унитарных

...входах каждого элемента И группыФ,4 -реализуются все неповторяющие "я комбинации разрядов входных унитарных кодов одного типа, получаемые 55 перестановкой значений Х . В част, ом случае, когда вход с весом (номеоом), " 1 имеется только у одного входного кода (операнда) и соответствующий многопороговый элемент 1отсутствует, вход элемента И соединяется непосредственно с даннымвходом.Выходы элементов И группы 4 - 1соединены с входами элемента ИЛИ 5-;,выход которого соединен с ( + 1)-мвыходом сумматора.1-й выход % -го многопороговогоэлемента 1 -, имеющий порог 1, соединен с входом элемента ИЛИ 5 - (1(ф - 1) - 1),Входы элемента И 3 при одинаковойразрядности входных унитарных кодовсоединены с ( - 1)-м выходом многопорогового элемента 1 - Х,...

Номер патента: 1182512

Опубликовано: 30.09.1985

Авторы: Денисенко, Долголенко, Засыпкин, Кошкин, Луцкий

МПК: G06F 7/50

Метки: запятой, плавающей, последовательности, сложения, чисел

...выходы третьего и четвертого коммутаторов и выход группы элементов И блока управления соединены соответственно с информационными входами регистра порядка, регистра кода операции и регистра мантиссы первого блока суммирования.1Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных систем в качестве высокопроизводительного бло ка, обеспечивающего заданную точность сложения последовательности чисел с плавающей запятой.Целью изобретения является сокращение аппаратурных затрат.На чертеже представлена схема устройства для сложения последовательности чисел с плавающей запятой.Устройство содержит тактовый вход 1, блок 2 управления, блоки 3 суммирования.Блок 3 суммирования...

Номер патента: 1183959

Опубликовано: 07.10.1985

Авторы: Домбровский, Дуда, Ревус

МПК: G06F 7/50

Метки: суммирования, чисел

...Устройство, содержащее ш+ иинформационных разрядов, в самомнеблагоприятном случае (суммируютсячисла только одного знака и максимальные по модулю) допускает сложение 2 (и + 1)-разрядных чисел,включая знаковый разряд входныхдвоичных чиселПри суммировании входного и-разрядного слагаемого и находящихсяв сумматоре 1 младших и разрядовна вхое 14 синхронизации долженбыть нулевой сигнал, а после окончания суммирования - единичный сигнал.Пусть на входы 12 и 13 устройствапоступает положительное число, ав сумматоре 1 и в счетчике 2 находится положительное или отрицательноечисло,Если в суммировании входногои-разрядного слагаемого и находящихся в сумматоре 1 младших п разрядов1183959 10 3на выходе 21 переноса крайнего старшего разряда накапливающего...

Номер патента: 1190380

Опубликовано: 07.11.1985

Автор: Сидоров

МПК: G06F 7/50

Метки: конвейерный, накапливающий, сумматор

...конструкции конвейерного накапливающего сумматора.. На чертеже представлена структурная схема трехкаскадного конвейерного накапливающего сумматора. . 1 ОСумматор содержит параллельные сумматоры 1 - 3, элементы 4 - 6 задержки суммы, элементы 7 - 9 задержки переноса, группы последовательно соединенных элементов 10 задержки 15 суммы, распределитель 11 импульсов, элементы 12 - 14 задержки входного кода, элементы И-НЕ 15 в , 17, элементы И 18 - 20, входные кодовые шины 21, вьмод 22 синхронного переноса, шины 20 23 синхронной суммы, шину 24 запуска, вход 25 сброса, вход 26 разрешения смены кода и тактовую шину 27, Если разрядность каждого каскада отлична от единицы, то элементы 4 - 6 25 и 12 - 14 задержки представляют собой тактируемые...

Номер патента: 1191906

Опубликовано: 15.11.1985

Автор: Алюшин

МПК: G06F 7/50

Метки: два, модулю, сумматор

...в первом логическом узлеР -канальные МДП-транзисторы с девятого по двенадцатый, а во втором логическом узле - о -канальные.МДП-транзисторы с девятого по двенадцатый,причем в каждом узле. истоки девятого и десятого МДП-транзисторовсоединены соответственно со стоками третьего и четвертого МДП-транзисторов, истоки одиннадцатого идвенадцатого МДП-транзисторов соединены соответственно со стокамичетвертого и третьего МДП-транзисторов,затворы девятого и одиннадцатого МДП-транэисторов соединены с прямым входом чет-,вертого операнда сумматора, а затворы десятого и двенадцатого МДП-тран.зисторов соединены с инверсным входом четвертого операнда сумматора,стоки девятого и десятого МДП-транзисторов соединены с истоком седьмого...

Номер патента: 1193663

Опубликовано: 23.11.1985

Автор: Фет

МПК: G06F 7/50

Метки: кодов, сумматор, уплотненных

...еслипредварительно описать работу преобразователя 1 двоичного кода в уплотненный код.Под уплотненным кодом понимается такое представление числа Б пооснованию й, при котором из (й)-горазряда числа Б разрядов занимаютединицы, расположенные слитнойгруппой. Например, при й = 10 число 6 выглядит как 111111000, а число 3 как 111000000. Преобразова-тель 1 осуществляет уплотнение единиц, расположенных на входе в произвольных разрядах. Ячейка 11 реализует логические функции г = ч г,ч= ч + г, где г и ч - логическиепеременные на входах 14 и 15 соответственно, а г и ч - двоичные193663 3 5 1 О 15 20 25 ЭО 3540 45 50 55 функции, вырабатываемые на выходах16 и 17 соответственно.Исходный произвольный код поступает на входы 14 ячеек 11 первого(левого)...

Номер патента: 1193664

Опубликовано: 23.11.1985

Авторы: Демьянчук, Кожемяко, Мартынюк, Юдин

МПК: G06F 7/50

Метки: вычитания, сложения

...содержит сумматор-вычитатель 1,регистр 2 и блок 3 управления. Знаковые разряды сумматора-вычитате 1 и регистра 2 связаны соответственно с входами 4 и 5 блока 3 управления, на вход 6 которого подается код операции с входа кода операции устройства. Выходы 7 и 8 блока Эуправления соединены соответственно с входами разрешения записи иразрешения считывания сумматоравычитателя 1, а выходы 9 и 10 - суправляющими входами разрешениязаписи и разрешения считывания .регйстра 2. Выход заема старшего разря,да сумматора-вычитателя 1 подключенк входу 11 блока 3 управления,вход 12 которого соединен с входомзапуска, а выход 13 соединен с информационным входом знакового разряда сумматора .вычитателя 1. Входы 14 регистра 2 соединены с входами второго...

Номер патента: 1193665

Опубликовано: 23.11.1985

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...содержит параллельный сумматор 1, элементы И 2-4, ИЛИ 5 и 6 и ЗАПРЕТ 7 и 8. Устройство содержит входные числовые шины 9 и 10 слагаемых и входные шины 11 и 12 знаков, а также входы 13 и 14 задания режима и выходную числовую шину 15, выходную шину 16 знака,Устройство для суммирования двоичных чисел работает следующим образом.Числа А и В, поступающие на соот" ветствующие входные шины 9,11 и 10,12 устройства, представлены и числовыми и двумя знаковыми разрядами, а результат С на шинах 15 и 16 устройства представлен также и числовыми и двумя знаковыми разрядами. При этомчисла А и В, поступающие на соответствующие шины 9, 11 и 10,12 устройства, кодируются обратными или дополнительными модифицированными кодами, а результат С на шинах 15 и 16...

Номер патента: 1193666

Опубликовано: 23.11.1985

Авторы: Андреев, Астахов, Пожидаев, Фролов

МПК: G06F 7/50

Метки: знака, последовательного, результата, сложения, формирования

...входом25 знака второго операнда (Зн В)устройства, входом 26 признака. операции (ОП) устройства и выходомэлемента И 6,Регистр 1 служит для храненияпервого операнда А (уменьшаемого ,регистр 2 - для хранения второгооперанда В (вычитаемого ).На информационные входы сумматора-вычитателя 4 с выходов регистров 1 и 2 разряды операндов поступают в последовательном виде, начинаяс младшего.Блок 3 вырабатывает на своемвыходе сигнал в виде импульса (Тп),который соответствует моменту обра-.ботки старшего разряда и-разрядныхоперандов. Зависимость значений выходов сумматора 7 от входов представляется следующим образом: Р = (Ч 19 А) (ВчР)ЧВР,1 Ч 2 Ч (Ч 1 ЭВ) кх(АЧРо )Ч АР о Ч 2 При единичном уровне сигнала Ч,нулевом Ч 2, происходит вычитание=...

Номер патента: 1196852

Опубликовано: 07.12.1985

Авторы: Мозговой, Черников

МПК: G06F 7/50

Метки: блок, переноса, сквозного, сумматоре, формирования

...и Г.П.Мозговой681.325.5(088.8)Соловьев Г,Н. Арифметическиетройства ЭВМ. М.: Энергия 1978,96, рис.4-20.Потемкин И.С.функциональат, 1981, с(54)(57) БЛОК ФОРМИРОВАНИЯ. СКВОЗНОГОПЕРЕНОСА В СУММАТОРЕ, содержащий четыре элемента И-НЕ, причем выход первого элемента И-НЕ соединен с первым входом второго элемента И"НЕ, второй, вход которого подключен к входу переноса блока, входы с первого по и-й третьего элемента И-НЕ подключены к соответствующим входам распространения переноса блока, (и+1)-й вход третьего элемента И-НЕ соединен с входом начального перейоса блока, выход третьего элемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, второй вход которого соединен с выходом второго элемента И-.НЕ, выход четвертого элемента И-НЕ...

Номер патента: 1198511

Опубликовано: 15.12.1985

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: двоичных, суммирования, чисел

...единичный сигнал будет на выходе элемента И 3;во всех разрядах счетчика 2 еди ницы, а поступающее число положительное, т.е. накопленная сумма равна1,111, ххх, а поступающее число равно О,ООО, хх..х, и при 5 0 20 25 жительное, то оно складывается в сумматорес младшими разрядами накопленной суммы. Если при сложении возникает единица переноса на выходе 17 переноса сумматора 1, то через элемент 1 О задержки сигнал об этом поступает на суммирующий вход счетчика 2 и к (и+)-му разряд накопленной суммы будет прибавлена единица.Если очередное поступившее на входы 11 и 12 устройства число отрицательное, то на знаковом входе 12 устройства будет "1", которая через элемент ЗАПРЕТ 9 (сигнал переноса на выходе 17 переноса сумматора 1 еще не успевает...

Номер патента: 1200281

Опубликовано: 23.12.1985

Авторы: Айдемиров, Исмаилов, Омаров

МПК: G06F 7/50

Метки: суммирования, чисел

...же преобразователе 3, 25 Цифра суммы поступает на выход 9 устройства. После поступления М разрядных срезов на входы 8 устройство продолжает работать еще несколько тактовпока не будет проинформирована вся,заполненная в элементах задержки ин-,формация. В зто время на входы 8 поступают нулевые коды. Составитель А. Степано Техред М.Пароцай, Редактор В.Петра Тираж 709ИИПИ Государственнопо делам изобретенМосква, Ж, Рауш аказ 78 Ь Подписио комитета СССРй и открытийкая наб., д. 4/5 113035"Патент", г. Ужгород, ул. Проектная, 4 ал Изобретение относится к вычислительной технике и может быть использовано при обработке массивов чисел.Цель изобретения - сокращениеаппаратурных затрат и повышение однородности устройства.На чертеже представлена...

Номер патента: 1206772

Опубликовано: 23.01.1986

Автор: Борисов

МПК: G06F 7/50

Метки: комбинации, линейной, множеств, нечетких, принадлежности, функции

...Уи А, соответственно.Цель изобретения в ,расширение функциональных возможностей путем получения функции принадлежности линейной комбинации нечетких мно.жеств.На фиг. 1 представлена электрическая структурная схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.Устройство для определения функции принадлежности линейной комбинации нечетких множеств содержит первый блок элементов И 1, первый блок 2 умножителей, первый сумматор 3, первый блок 4 вычитания, второй блок элементов И 5, первый блок 6 сравнения, элемент И 7 а первый элемент 8 задержки, второй блок 9 вычитания,шестой блок элементов И 10, второй блок 11 умножителей, второй сумматор 12, третий сумматор 13, третий блок элементов И 14, второй блок 15 5...

Номер патента: 1208550

Опубликовано: 30.01.1986

Автор: Вершинин

МПК: G06F 7/50

Метки: двоично-десятичный, сумматор

...выполняет операцию двоично-десятичного суммирования. Формула изобретения Двоично-десятичный сумматорсО держащий в каждом разряде два тетрадных двоичных сумматора, узел коррекции, два узла инверсии и элемент И, а также содержащий два сумматора по модулю два, три элемента И, элемент ИЛИ и два элемента НЕ, причем в каждом разряде двоично-десятичного сумматора первые входы первого тетрадного двоичного сумматора соединены с входами соответствующего разряда первого операнда двоично-десятичного сумматора, входы соответствующего разряда второго операнда которого подключены к информационным входам первого узла инверсии, выходы которого подключены к вторым входам разрядов первого тетрадного двоичного сумматора, выходы разрядов которого...

Номер патента: 1211720

Опубликовано: 15.02.1986

Авторы: Галкин, Голубицкий, Даев, Кучеров, Лискин

МПК: G06F 7/50

Метки: вычитания

...В этом режиме на выходах элементов ИЛИ-НЕ 12 и 13 присутству.": ют сигналы "О", на выходе элемента ИЛИ 21 - сигнал , который поступает на второй вход коммутатора 3 и через элемент НЕ 16на третий вход коммутатора 3. Сигнал "О" с выхода элемента НК 15 блокирует элемент И-НЕ 17, сигнал "1" с выхода которого разрешает работу элемента И 20.2720 3 1 Сигнал "О" с элемента ИЛИ-НЕ 13 раз" решает работу элемента ИЛИ-НЕ 12 и элементов ИЛИ 18 и 19. Сигнал "0" с выхода элемента ИЛИ-НЕ 12 разрешает работу элемента ИЛИ-НЕ 11.Рассмотрим случай, когда операнды А и В положительны.Если уменьшаемое больше вычитаемого, то на выходе переноса сумматора 1 " сигнал "1", на выходе компаратора 2 - сигнал "0". При этом на выходе элемента ИЛИ 18 и элемента ИЛИ-НЕ 1...

Номер патента: 1211757

Опубликовано: 15.02.1986

Авторы: Ерошко, Шубина

МПК: G06F 17/18, G06F 7/50

Метки: последовательно, поступающих, разрядных, суммирования, чисел

....обеспечивает их поступление через элементыИЛИ 7 -7 на счетные входы триггеИров 9 -9 четных разрядов. При поступлении четных разрядов второго числапроисходит их сложение с четными разрядами первого числа, записанногов триггерах 91-9, следующим образом:при поступлении "0" состояние триггера не меняется, а при поступлении"1" состояние триггера изменяетсяна противоположное, причем при пере"ходе триггера из единичного в нулевое состояние на единичном выходеэтого триггера появляется сигналпереноса в следующий разряд, которыйсуммируется со значением этого разряда и т.д, Затем второй тактовыйимпульс через элемент задержки 13поступает на вторые входы элементовИ 31-3нечетных разрядов, производит сдвиг в регистрах 11 -1., нечетных разрядов и...

Номер патента: 1213476

Опубликовано: 23.02.1986

Автор: Бобров

МПК: G06F 7/50

Метки: многозначный, сумматор

...объединены с (К+1) вхо-,.:дами 6-1 О инверсных значений тех жеслагаемых и подключены к входу К -готокового отражателя 18, вес инжекторакоторого (К)(К+1), выход К-го токового отражателя подключен к выходу19 суммы сумматора,Устройство может работать с любой,заранее заданной значностью (К ) Пороговый детектор 12 имеетвес 8 инжектора, поэтому в егобазу втекает ток, значения коО Слагаемые на прямых входах 1-5 могут принимать значения из множества Е 24 = 0, 1, 2, 3 в виде соответствующих амплитуд тока. Из 1024-х комбинаций значений пяти слагаемых лишь 15 16 имеют различные суммы компонент(амплитуд токов), Эти 16 комбинаций выстраиваются в упорядоченную относительно сумм компонент токов последовательность: 0.1,2.3.4.5.6,7,8,9.10, 20...

Номер патента: 1215109

Опубликовано: 28.02.1986

Авторы: Галкин, Голубицкий, Соколов

МПК: G06F 7/50

Метки: вычитания

...вычитания будут присутствовать сигна 1215109 4 лы "О". Следовательно, на выходе1 этого элемента будет сигнал ОТаким образом, на выходе 25 знака разности и на выходе 26 равенства зафиксируется результат сравнения сигналом "О", а по выходу 24 будет разность операндов в прямом коде.Если код второго операнда равен по величине коду первого операнда, то на выходе переноса сумматора 1 в момент временир будет присутствовать сигнал "1". Этот сигнал по спаду импульса на первом входе блока 6 задержки будет записан в Э -триггер 5. В интервале времени от Сдо С 1 о на выходе переноса сумматора 1 будет присутствовать сигнал"О". Таким образом, на первом входеэлемента НЕРАВНОЗНАЧНОСТЬ 13 присутствует сигнал "О", а на втором входе - сигнал 1...

Номер патента: 1218383

Опубликовано: 15.03.1986

Авторы: Домбровский, Дуда

МПК: G06F 7/50

Метки: сложения, чисел

...равны "1".Знаковый разряд суммы 14 формируется на элементах ЗАПРЕТ 22 и ИЛИ 7с использованием полусумматора 1 иВ случае, если знаки поступающих чисел одинаковы и равны "1", то на выходе переноса полусумматора 1 знакового разряда, а следовательно, и на выходе элемента ИЛИ 7 будет единичный сигнал. При наличии сигнала "1" на выходе элемента ИЛИ 8 знаковый разряд 14 равен " 1" только для отрицательных чисел. В том случае, когда сигнал на выходе элемента ИЛИ 8 равен "0", знаковый разряд 14 равен "1", если хотя бы одно из чисел отрицательно ина выходе эле 50 55 элемента ИЛИ 8, Так при наличии сигнала "1" на выходе элемента ИЛИ 8знаковый разряд 14 равен "1" толькодля отрицательных чисел, В случае,когда сигнал на выходе элемента 5ИЛИ 8 равен...

Номер патента: 1223223

Опубликовано: 07.04.1986

Авторы: Максимов, Петричкович, Филатов, Якушев

МПК: G06F 7/50

Метки: переноса, формирователь

...противоположного(низкого) уровня на выходе 11 через открытые первый МДП-транзистор 4 п-типаи второй МДП-транзистор 5 п-типа.При несовпадении сигналов на входах 14 и 15 (сквозной перенос) схема 10 сравнения вырабатывает на своих прямом и инверсном выходах, соответственно, низкий и высокий уровни, открывающие четвертый МДП-транзистор 7 р-типа и четвертый МДП- транзистор 8 п-типа и запирающие второй МДП-транзистор 2 р-типа, и второй МДПтранзистор 5 п-типа, что обеспечивает формирование на выходе 11 элемента 9 формирования поразрядного переноса сигнала, инверсного по отношению к сигналу на входе 18 элемента 9. Таким образом, каждый 10 нечетный элемент формирования поразрядного переноса 9 реализует логическую формулуР= Х 4 ЛХ 5 ЧХ 14 ЛХ 8...