Одноразрядный сумматор-вычитатель

(54) ОДТЕЛЬ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ КОМУ СВИДЕТЕПЬСТ(22) 14.04,86 (46) 07.09.87. Бюл, Р 3 рское свидетельство СССРкл. С 06 Г 7/50, 1981. кое свидетельство СССРкл. С 06 Р 7/50, 1983. АЗРЯДНЫИ СУММАТОР-ВЫЧИТА 57) Изобретение относится к вычисли тельной технике и может быть испол зовано при построении арифметическихустройств. Цель изобретения - повышение быстродействия. Одноразрядныйсумматор-вычитатель содержит девятьп-р-п-транзисторов 1 - 9, нагрузочньр-п-р-транзистор 10,шину 11 питания,входы 12, 13 первого и второгооперандов, вход 14 переноса, выход15 суммы, выход 16 переноса, выход 17заема. Устройство выполняет операцисуммирования и вычитания с прямымикодами переменных,т.е. нет необходимости при смене выполнения операциипроизводить инвертирование входныхпеременных . 1 ил.Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств.Цель изобретения - увеличение быстродействия сумматора-вычитателя.На чертеже представлена функциональная схема одноразрядного сумматора-вычитателя.Одноразрядный сумматор-вычитатель содержит девять п-р-п-транзисторов 1 - 9, нагруэочный р-и-р-транэистор 1 О, шину 11 питания, входы 12 и 13 первого и второго операндов, вход 14 переноса, выход 15 суммы, выход 16 переноса,выход 17 заема.Известно,что функции суммы,разности переноса и заема имеют следующий вид в булевой алгебре:1 ы = Б = а; Р Ьа; Р Ъ ча, Р;Ь,аР;ЬВ арифметическом базисе указанные функции будут иметь вид:+ Р (а; + Ч, + Ь, 3) Как видно из последних соотношений, для реализации функций Р,; Р Р ; Р; Р используются одни и те же аргументы но различным порогам (одни и те же многоколлекторные транзисторы для образования суммы).Это позволяет реализовать искомые функции с минимальными аппаратурными и временными затратами. Причем в базы транзисторов 1- 3 инжектируется один квант тока (1,), а в базы транзисторов 4 - 9, выполняющих функции пороговых детекторов, задаются токи, значения которых указаны в арифметическом представлении реализуемых функций и их предикатов; Р,; Р ; Р,; Р; Р Для определенности срабатывания пороговых детекторов токи берутся на 0,5 кванта меньше, чем это указано в рассматриваемых выражениях. В соответствии со сказанным в базу транзистора из транзистора 10 инжектируется ток; равный 0,5 1, (транзистор 4 реализует функцию Р ), в базу транзисторов 5 О 15 20 25 30 35 40 45 50 55 7 - 9 - 2,5 1 так как они реализуют соответственно предикаты Р ;Р Указанные соотношения токов задаются путем изменения геометрических размеров инжектирующих и базовых областей.Устройство работает следующим образом.Предположим,на вход устройства подается следующая комбинация входных сигналов: а = Ь; = Р; = 1.В этом случае транзисторы 1 - 3 открыты и их коллекторные токи равны одному кванту (коэффициент передачи по току транзисторов 1- 3 равен единице - токовые повторители). Следовательно,с баз транзисторов 4,5,8,9 будет отбираться три дискрета тока (3 1 ) а так как их базовые токи мень 0ше указанных значений,то эти транзисторы закроются. Закроются также транзисторы 6 (с его базы отбирается два дискрета тока) и 7 (с его базы отбирается четыре дискрета тока Р ). Таким образом, все пороговые детекторы будут закрыты, т.е.Предположим,что а; = Ь; = 1; Р(Ч ) = О. В этом случае транзисторы 4 и 5 будут закрыты (так как с их баз отбирается два дискрета тока),т,е. Р = 1. Запирание транзистора 5 не будет влиять на состояние транзистора 8, который откроется так как с его базы отбирает)ся 2 1 (его базовый ток равенО2,5 1,) . Отпирание транзистора 8 шунтирует выход транзистора 4 и на выходной шине суммы (разности) появится сигнал Я = М = О. С базы транзистора 6 будет отбираться один дискрет тока, поэтому он закроется (Р 4 = 1), транзистор 7 будет также закрыт, так как с его базы отбирается ток, равный 3 1, (2 а+ Ь, ). Закрытый транзистор 7 не будет оказывать влияние на состояние транзистора 9, поэтому он откроется ,так как с его базы отбирается ток,равный (а, + Ь,) двум дискретам.Открытый транзистор 9 приводит к появлению выходного сигнала заема Ч, =О, т.е. при а, := Ь, = 1; Р;(Ч;) = 0; М = Б = 0 Р = 1 Ч = О.5982 которого соединен с выходом переноми коллекторами второго и третьегоп-р-п-транзисторов, пятые коллекторы которых соединены с базой седьмо 10 15 сумматора-вычитателя, о т л и ч аю щ и й ся тем,что,с целью повыше ния быстродействия,в него введендевятый п-р-п-транэистор,эмиттер которого соединен с шиной нулевого потенциала, первый, второй, третий,четвертый,пятый и шестой коллекторынагрузочного р - и-р-транзистора соединены соответственно с базами пер 20 2530 ф о р м у л а изобретения транзистора, шестой коллектор которого соединен с шестыми коллекторамивторого и третьего и-р-п-транзисторов, восьмым коллектором нагрузочного р-п-р-транзистора,коллектором седьмого и-р-и-транзистора и базой 35 девятого п-р-п-транзистора,коллектор которого соединен с коллекторомшестого п-р-п-транзистора, девятыйколлектор нагрузочного р-и-р-транзистора соединен с седьмыми коллекторами первого, второго и третьегоп-р-п-транзисторов, вторым коллектором пятого и-р-и-транзистора и базой восьмого п-р-п-транзистора,кол 40 45 лектор которого соединен с коллектором четвертого п-р-п-транзистора,Составитель, М.ЕсенинаРедактор Н.Егорова Техред М.Ходанич Корректор Н. Король Подписное СССРд. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 133 отбирает базовый ток транзистора 8, который закроется. Закрытые транзисторы 4 и 8 формируют на выходной шине суммы (разности) сигнал высокого логического уровня Б = У = 1. Транзистор 6 также будет закрыт (Р 4 = 1), транзистор 7 будет насыщен так как с его базы отбирается транзистором 2 лишь один дискрет тока, Транзистор 7 своим коллектором отбирает базовый ток транзистора 9, который эакроется,и на выходной шине заема формируется сигнал высокого логического уровня Ч; = 1.При Ь, = Р,(Ч;) = О, а; = 1 транзисторы 2 и 3 будут открыты, а транзистор 7 закрыт. Транзистор 1 через свои коллекторы будет отбирать один дис - крет тока с баз транзистора 4,5, 7 - 9, Поэтому транзистор 4 закроется, транзистор 5 откроется (Р, = 0), что вызовет запирание транзистора 8 и, в свою очередь,формирование сигнала И = Б = 1. Транзистор 6 откроется, и независимо от состояний транзисторов 7 и 9 на выходной шине заема будет сформирован сигнал низкого логического уровня Ч; =О. Однора зрядный сумматор-вычитатель, содержащий восемь п-р-и-транзисторов и нагрузочный р-п-р-транзистор, причем базы и первые коллекторы первого,второго и третьего п-р-и-транзисторов соединены соответственно с входами первого, второго операндов и входом переноса сумматора-вычитателя, выход результата сумматора-вычитателя соединен с коллектором четвертого п-р-п-транзистора, база которого соединена с вторыми коллекторами первого, второго и третьего п-р-п-транзисторов, третьи коллекторы которых соединены с базой пятого п-р-п-транзистора,первый коллектор 1 Заказ 4048/43 Тираж 672 ВНИИПИ Государственного комитета по делам изобретений и открытий 113035,Москва,Ж,Раушская наб., са сумматора-вычитателя,выход заема сумматора-вычитателя соединен с коллектором шестого п-р-п-транзистора, база которого соединена с четвертыго п-р-п-транзистора,эмиттер нагрузочного р-п-р-транзистора соединен с шиной питания сумматора-вычитателяР эмиттеры п-р-и-транзисторов и база нагруэочного р-и-р-транзистора соединены с шиной нулевого потенциала вого,второго, третьего, четвертого,пятого и шестого п-р-п-транзисторов,седьмой коллектор нагрузочного р-и-ртранэистора соединен с базой седьмогоп-р-п-транзистора,с четвертым ипятым коллекторами первого и-р-п