Узел формирования переноса

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ 19) 111) УБЛИК 7/ 1) 4 ОП Е ЕТЕН В ТО си видетельство ССС 06 Р 7/50, 1984 4425623, опублик. 1984. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УЗЕЛ ФОРМИРОВАНИЯ ПЕРЕНОСА(57) Изобретение относится к вычислительной технике и может быть использовано при построении различных цифровых устройств. Цель изобретенияувеличение быстродействия. Узел формирования переноса содержит в каждомразряде элемент И-НЕ 11, элементИЛИ-НЕ 12, два МДП-транзистора 1,2р-типа, два МДП-транзистора 5,6 и-типа, элемент НЕ 9, собранный на МДПтранзисторах р- и и-типа. Узел формирования переноса работает в режимахФормирования собственного переносаи сквозного переноса. 1 ил.,2 табл.1 1363Изобретение относится к вычислительной технике и может быть использовано при построении различных цифровых устройств, в частности длясхем многоразрядных параллельных сумматоров при реализации быстродейст."вующих и надежных схем формированияпереноса.Цель изобретения - увеличение 1 Обыстродействия.На чертеже представлена функциональная схема узла формирования переноса.Узел формирования переноса содержит в каждых двух разрядах МДП-транзисторы р-типа 1-4, МДП-транзисторыи"типа 5-8, элементы НЕ 9,10 (каждыйиз которых представляет собой МДПтранзистор р-типа и МДП-транзистор 20и-типа стока и затворы которых соединены между собой), элемент И-НЕ 11,элемент ИЛИ-НК 12, элемент И-НЕ 13,элемент ИЛИ-НЕ 14, входы 15-18 соответствующих разрядов первого и вто Брого операндов, выход 19 переносаузла, вход 20 переноса, шину 21 питания, шины 22 нулевого потенциала,Узел формирования переноса работает следующим образом.Предположим, что потенциал шины21 питания равен лог. "1" (1) ивыше потенциала общей шины 22, который равен лог. "0" (0),При этом принципиально различимыдва режима работы устройства.1. Режим формирования собственного переноса в соответствующем разряде (старшем или младшем) возникаетпри совпадении сигналов на входахразрядных переменных, т.е. на входах 15, 16 И(ИЛИ) 17 и 18. При этомна выходах первых 11(12) И(ИЛИ) вторых 13, 14 элементов И-НЕ, ИЛИ-НЕобразуются одинаковые сигнальг; л 00 л 4 Били "11".А. В случае образования комбинации "00" на выходах элементов И-НЕ,ИЛИ-НЕ в соответствующем разряде,например младшем (старшем), откры- Ываются р-канальные транзисторы 1,2(3,4) и закрйваются р-канальныетранзисторы 5,6(7,8) и на выход первого элемента НЕ 9 (второго, элементаНЕ 10) поступает потенциал шины 21питания, т.е. лог. "1", через открытые транзисторы 2(4). При этом, еслина вход переноса соответствующегоразряда подается О, то на его выход(3) где Р - входной перенос, поступающий на вход 20;Р - выходной перенос, снимаемыйс выхода 19; 189 2Йодается "1" по цепи "транзистор1(3) "р-канальный транзистор первого9 (второго 10) элемента НЕ,Г, В случае комбинации "11" навыходах элементов И-НЕ, ИЛИ-НЕ соответствующего разряда, например младшего (старшего), открываются и-канальные транзисторы 5,6 (7,8) и закрываются р-канальные транзисторы1,2 (3,4) и на выход первого 9(второго 10) элемента НЕ поступаетпотенциал общей шины 22, т.е, лог."0"через открытые транзисторы 6(8).Приэтом, если на вход. переноса соответствующего разряда подается "1", тона его выход подается "О по цепи"транзистор 5(7) -и-канальный транзистор первого 9(второго 10) элемента НЕ".2. Режим формирования сквозногопереноса в соответствующем разряде(старшем или младшем) возникает принесовпадении сигналов на входах разрядных переменных, т,е, на входах15, 16 И(ИЛИ) 17, 18, При этом навыходах элементов И-НЕ (ИЛИ-НЕ) образуется 1(0), которая открывает транзисторы 1, 3, 5 и 7 и закрывает2, 4, 6 и 8. Таким образом, на истоках р- и-канальных транзисторов первого 9, второго 10 элементов НЕ подаются потенциалы шины 21 питанияобщей шины 22, т.е, цепь переносаобразуется из цепочки инверторов,Входной перенос, поступая на вход 20формирователя, инвертируется первым9 элементов НЕ и поступает на входвторого 10 элемента НЕ, который также инвертирует его в свою очередь,если старший разряд устройства также находится в режиме формированиясквозного переноса.Таким образом, работу устройстваформирования переноса можно описатьследующими, уравнениями:з1 Зб 31Р - промежуточный перенос междумладшими (а Ь, ) и старшими (а, Ь ) разрядными переменныа фми е5Более подробно работа устройствапереноса отражена в табл. 1 (перенос из младших разрядов) и 2 (переносстарших разрядов),где 0 - потенциал общей шины 22;101 - потенциал шины 21 питания;- - идентификатор закрытоготранзистора. 15Таким образом, каждая их двух частей (старшая, младшая) устройства формирования переноса осуществляет функцию инверсного переноса от носительно входных переменныха Ь ", Р или а ,Ь. +РфФормула изобретения25Узел формирования переноса, содержащий в каждом разряде элемент ИЛИ - НЕ, элемент И- НЕ, два МДП- транзистора а-типа, два МДП-транзистора р-типа, первые входы элементов 30 ИЛИ-НЕ и И-НЕ четных/нечетных разрядов узла соединены с входами прямых/ инверсных значений соответствующих разрядов первого операнда узла, вторые входы элементов ИЛИ-НЕ и И-НЕ четных/нечетных разрядов узла соединены с входами прямых/инверсных значений соответствующих разрядов второго операнда узла, выход элемента И-НЕ данного разряда узла соединен с 40 затворами первых МДП-транзисторов и- и р-типа данного разряда, выход элемента ИЛИ-НЕ данного разряда узла соединен с затворами вторых МДП-тран 89зисторов и- и р-типа данного разряда узла, истоки первого и второго ИДП-транзисторов р-типа данного разряда узла соединены с шиной питания узла, истоки первого и второго МДП- транзисторов п в ти данного разряда узла соединены с шиной нулевого потенциала узла, сток первого МДП-транзистора р-типа четного разряда узла соединен со стоком второго МДП-транзистора и-типа четнОго разряда узла и выходом переноса в следующий нечетный разряд узла, о т л и ч а ю - щ и й с я тем, что, .с цЕлью увеличения быстродействия, содержит третьи МДП-транзисторы и- и р-типа в каждом разряде, причем стоки третьего МДП-транзистора и-типа и третьего МДП-транзистора р-типа нечетного разряда узла соединены со стоком первого МДП-транзистора р-типа данного разряда узла и выходом инверсного значения переноса в следующий разряд узла, стоки третьего МДП- транзистора и-типа и третьего МДП- транзистора р-типа четного разряда узла соединены со стоком первого МДП-транзистора р-типа данного разряда узла, истоки третьего МДП-транзистора р-типа и третьего МДП-транзистора п-типа данного разряда узла соединены соответственно со стоками второго МДП-транзистора р-типа и первого МДП-.транзистора и-типа данного разряда узла, затворы третьих МДП- транзисторов нечетного и четного разрядов узла соединены соответственно со входами прямого и инверсного значений переноса узла, а сток второго МДП-транзистора и-типа в нечетных разрядах узла соединен со стоком первого МДП-транзистора р-типа данного разряда.1363189 Т аблица 1 Входы Состояние транзисторов Выход+ + + Таблица 2 Состояние транзисторов Входы Выход19