G06F 7/50 — для сложения; для вычитания

Номер патента: 624229

Опубликовано: 15.09.1978

Авторы: Есипов, Захаревич, Мещеряков, Никаноров, Попов, Степанов, Фомин, Хетагуров, Юшкетов

МПК: G06F 7/50

Метки: блок, матричного, переноса, сумматора

...соединены с выхоцными шинами 14 и 15 переноса в спецующий разряд.Уэеп коммутации содержит четыре маггитных сердечника 16 17, 18, 19, прошитых кроме перечиспенных шин, обмотками управпения., 2 О, коорые поцкпючены70к амиттервм и базам соответствующихтранзисторов 21, 22, 23 и 24,Работает устроиство спецуюшим образом.В первом такте на входные шины 4 соцного из разряцов матричного сумматорапоступает коц поразрядной суммы в коце (1) иэ (п 1), Г 1 ри этом,. в регистры 1и 2 записывается вход поразрядной суммы и суммы, увеличенной на единицу, соогЗоветс твенно. В этом же такте осущес гвляе гсяподача сигналов П(перенос) и Ф (старшаяцифра) на уэеп коммутации 1 О, где прсисходит вычисление функций 11, П, Г 17 о 1и ПЧгП, опрецепяющих...

Номер патента: 625205

Опубликовано: 25.09.1978

Авторы: Демин, Зорин

МПК: G06F 7/50

Метки: паралленом, переноса, сквозного, сумматоре, формирования

...раз ряда операндов устройства.На чертеже показана функциональнаясхема первых трех разрядов устройства.Сигналы переноса формируются сразу.после того, как оба слагаемых поданы 25 на регистры операндов. Сигналы Х)- Х,625205 Заказ 5405 ППП Патент, г. Ужгород, ул. Проектная, 4 с соответствующих разрядов регистра первого операнда и сигналы ) 1- 3 с соответствующих разрядов регистра операнда поступают на входы элементов И 1- И 5 и на входы элементов ИЛИ 6 и 7.На выходах элементов И 3 - И 5 непосредственно формируются сигналы переноса для 2 -4 разрядов (поступающие в первом разряде непосредственно, а в последующих через элементы ИЛИ 8 и 9 на выходы 10-12) с младших соседних раэ О рядов операндов.Выходы элементов И 1 и 2 подключены...

Номер патента: 627478

Опубликовано: 05.10.1978

Авторы: Санин, Чернова

МПК: G06F 7/50

Метки: двухразрядный, комбинационный, сумматор

...групп входов элемента И-ИЛИ-НЕ старшего разряда подключены соответственно инверсные значения старших разрядов второго и первого операндов. При поступлении на сумматор кодовслагаемых, соответствующих первой стро-ке таблицы, на выходах сумматора будетсформирован код ОО". При поступлениина сумматор кодов слагаемых, соответствующих второй и пятой строке таблицы,на выходах сумматора будет сформирован 66 78 4На чертеже представлена функциональная схема двухраэрадного комбинационногссумма тора,Младший разряд сумматора выполненна элементе И-ИЛИ-НЕ 1, старший раз.Ряд - на элементе И-ИЛИ-НЕ 2. К входам элементов ИИЗИ-НЕ 1 и 2 подключены шины младшего разряда первого слагаемого 3, младшего разряда второго слагаемого 4, младшего инверсного...

Номер патента: 634276

Опубликовано: 25.11.1978

Авторы: Бакакин, Митрофанов, Наумов, Хромов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...элементов И-НЕ 33, 34, 35, 36, Входы триггера полусуммы 24 и триггера переноса 26 соединены с выходами соответствующих элементов И-НЕ, 37, 38,39, 40. Выходы триггера суммы 1 соединены со входами элементов И-НЕ 29,30, 31, 32. Выходы триггера суммы 2 соединены со входами элементов И-НЕ 33, 34, 35, 36. Выходы триггера суммы 3 соединены со входами элементов И-НЕ 37, 38, 39, 40.Выходы элементов НЕ 41, 42, 43 соединены со входами соответствующих элементов И-НЕ 29,31,33,35,37, 39, а входы элементов НЕ 41,42, 43 соединены со входами соответствующих элементов И-НЕ 30, 32, 34, 36,38,40. Управляющая шина 44 соединена со входами элементов И-НЕ 29 - 40. Работу устройства разберем иг примере третьего разряда. Число в двоичном коде...

Номер патента: 637812

Опубликовано: 15.12.1978

Авторы: Нестеренко, Новиков, Шмидт

МПК: G06F 7/50

Метки: накапливающий, сумматор

...триггера 9. Счетный триггер 9 находится э нулевом состоянии,Если на счетных триггерах 5 и 9 сумматора записан код 0,0 ,О, а на входах 8 и 12 разрядов присутствует число 1,1,1, то в счетный триггер 9 через элемент ИЛИ 17 с выхода элемента И 14 записывается 1, так как происходит совпадение сигналов признака числа, разрешающего сигнала с нулевого выхода счетного триггера 9, наличия единичного кода на входе 12 знакового разряда и сигнала с выхода элемента НЕ 15, на входе которого От- сутстэует сигнал перекоса.На счетных триггерах 5 и 9 сумматоразаписан код 1, 010 ,О, а на вхоцах8 и 12 разрядов присутствует числоО, 1010,01.Отсутствие сигнала Перенос навходе элемента И 10, фединичногофкода с входа 12 знакового разряда навходе элемента И...

Номер патента: 645156

Опубликовано: 30.01.1979

Авторы: Боюн, Козлов, Малиновский, Семотюк

МПК: G06F 7/50

Метки: комбинационный, одноразрядный, сумматор

...Реализуемая функция16 15 17 3 ИЛИ - НЕ О ЗИ - НЕ 3 ИЛИ 3 ИЛИ О 3 ИЛИ - НЕ 3 ИЛИ - НЕ 3 ИЛИ О ЗИ - НЕ 3 ИЛИ - НЕ 3 И 3 ИЛИ О 3 ИЛИ - НЕ 3 И - НЕ 3 1 ЛЛИ 3 И 3 И - НЕ 3 ИЛИ - НЕ 3 ИЛИ 1 3 ИЛИ в3 ИЛИ 3 И - НЕ 3 И 1 ЗИ - НЕ 3 И - НЕ 3 И 3 И 3 И - НЕ 1 3 ИЛИ - НЕ 3 ИЛИ 3 И Сопоставляя полученные значения выхода18 элемента 1 со значениями функции переноса при одинаковых наборах входныхпеременных, и значения выхода 11 элемента 2 со значениями функции суммы при 1 Оодинаковых наборах переменных, нетрудно убедиться в том, что они полностью совпадают. Но так как количество возможныхнаборов входных переменных в таблице является полным, то схема, приведенная на 15фиг. 1, является сумматором,Вариант выполнения логического элемента на основе ТТЛ...

Номер патента: 651343

Опубликовано: 05.03.1979

Авторы: Жабин, Корнейчук, Меженый, Оснач, Скорик, Тарасенко

МПК: G06F 7/50

Метки: сумматор, фазо-импульсный

...сигнал, который через элементИЛИ 10 поступит на шину сигнала переноса 3651343чен к выходной шине фазо-импульсногосумматора, выходы переноса сдвигателя имногоразрядного двоичного накапливающего сумматора подключены ко входам третьего элемента ИЛИ, выход которого подключен к шине переноса в старший разряд.Сущность изобретения поясняется чертежом, где изображена функциональная схема фазо-импульсного сумматора,Фазо-импульсный сумматор содержитмногоразрядный двоичный накапливающийсумматор 1, вход младшего разряда которого соединен с шиной сдвига переноса изпредыдущего разряда. К информационнымвходам двоичного сумматора 1 подключенвыходами сдвигатель 2, вход сдвига и входразрешения передачи информации без сдвига которого соединены...

Номер патента: 652561

Опубликовано: 15.03.1979

Автор: Любимов

МПК: G06F 7/50

Метки: запоминанием, накапливающий, переноса, сумматор

...с сигналом Запись поступает второе. число 0001 на входы сумматора, на триггеры переноса (на входы элементов И - ИЛИ - НЕ 3 нечетных разрядов сумматора и через элементы НЕ 5 - на входы элементов И - ИЛИ - НЕ 2). Счетные триггеры 1 изменяют свое состояние по заднему, фронту входного импульса. Поэтому пока действует входной сигнал, состояние счетных триггеров 1 не изменяется. С появлением второго числа 0001 появляется перенос в первом разряде сумматора, т. е, триггер переноса первого разряда взводится и на единичном выходе его появляется сигнал 1. Этот сигнал поступает на единичный вход триггера переноса второго разряда и на входной элемент И - ИЛИ - НЕ 4 второго разряда сумматора, На вход счетного триггера 1 второго разряда этот...

Номер патента: 657435

Опубликовано: 15.04.1979

Авторы: Бобров, Журкин

МПК: G06F 7/50

Метки: к-значный, сумматор, фазоимпульсатор

...Йа обмотки считывания нижнего ряда магнитотранзисторных элементов двухтактного кольцевого регистра 4 сдвига и маг- нитотранзисторного элемента узла 9 управления сдвигом информации подключены шины постоянных тактов Г ,С ии шина редкого такта ч. . К обмот 1ке записи магнитотранзисторного элемента узла 9 управления сдвигом подключены шины постоянных тактов С и С4 ь и шина редкого тактаС , а на обмот 8 с ку гашения - шина редкого такта СК нижнему ряду магнитотранзисторных элементов двухтактного кольцевого регистра 4 сдвига через эмиттерные входы подключен узел 10 управления выво дом результата, реализованный на одном магнитотранзисторном элементе, к обмотке записи котоого подключена шина редкого такта 1, а к обмотке считывания - шина редкого...

Номер патента: 658560

Опубликовано: 25.04.1979

Авторы: Бордыков, Буторин, Горбачев, Двоеглазов, Дыченко

МПК: G06F 7/50

Метки: вычитатель, частот

...входных импульсов триггеры 1, 2, 4, 5 находятся в нулевом состоянии а триггеры 3 и 6 - в.единичБ ном, При появлении импульсов уменьшгемой частоты триггер 1 изменяетсвое состояние на время, пока действует импульс, после чего первЫй импульс частоты синхронизации переводит триггер в исходное состояние, Аналогичным образом, при появлении импульса вычитаемой частоты триггер 5 изменяет свое состояние на время, пока действует импульс, послечего первый инвертированный импульс частоты синхронизации переводит триггер в исходное состояние. Время нахождения триггера 1, а также и триггера 5 в единичном состоянии не может быть меньше длитель"ост" импульсов ум " Ванч соответственно. По возвращении триггеров 1 и 5 в исходное состояние изменяют свои...

Номер патента: 667967

Опубликовано: 15.06.1979

Авторы: Козюминский, Мищенко

МПК: G06F 7/50

Метки: суммирующе-вычитающее

...заема из предыдущего разряда устройства и управляющий вход 11. Выход элемента равнозначности 2 " Сбединен со вторым входом элемента И 5, который выхОдом связан с первым входом элемента равнозначности 4, имеющего управляющий вход 12 и выход 13, который является выходом )5 сигнала переноса или заема в следующий разряд устройства.Устройство работает следующим образом.На входе 6 и 7 устройства подают ся сигналы в виде двоичных кодов А; и В одноименных разрядов операндов, с выхода элемента равнозначности 1 входные сигналы А; и В; поступают на вход элемента равнозначности 3, второй вход которого служит управ-. ляющим входом.и на него подается управляющий сигнал 1 . С выхода элемента равнозначнос"ги 3 снимается сигнал суммы или разности,...

Номер патента: 669354

Опубликовано: 25.06.1979

Авторы: Мингалеев, Павлов, Пластун

МПК: G06F 7/50

Метки: модулю, сумматор, три

...тактового питания схемысумматора-трехфазная; при этом каждый следующий разряд слагаемого поступает на вход сумматора через три Фазы (один такт) передачи информациипо элементам схемы (см. Фиг. 2).Тактовым импульсом первой Фазы 6считывается информация с троичных логических элементов 7 и 8, второй Фазы - с разрядов регистра 1 - 4 и тро"ичных логических элементов 9 и 10, атретьей фазы - с троичных логическихэлементов 5, 6 и 11. Рассмотрим работу сумматора по модулю три на примерах определения остатков восьми чисел, представленныхв табл. 2. 1 в двоичной системесчисления представляется положительным сигналом в разряде, а 0отсутствием сигнала в разряде, Числа на разрядах регистра 1 - 4 меняются в каждом такте последовательнов соответствии с...

Номер патента: 679978

Опубликовано: 15.08.1979

Авторы: Алумян, Шагинян

МПК: G06F 7/50

Метки: сложения

...вычита" ние единиц с модулей обоих слагаемых.Как только счетчик одного из сла" гаегяых абнулится (в этот момент в счетчике другого слагаемого будет сФормирована разность модулей слага" емых), счетный вход его запрещающим уровнем, снимаемьж с выхода соответствующего дешиФратора нуля, блокируется, на выходе элемента ИП 1 21 образуется разрешающий уровень, который открывает элемент И 13, и импульсы счета через элемент ИЛИ 19 начинают поступать на счетный вход счетчика б до тех пор, пока счетчик сла" гаемого сбольшим модулем тоже не обнулится. Тогда на выходе элемента ИЛИ 20 мы получим запрещающий уровень (так как уже на обоих его входах будет запрещающий уровень), и элемент И 11 остановит счет. В счетчике б получена разность модулей...

Номер патента: 682896

Опубликовано: 30.08.1979

Авторы: Вишняков, Таборовец

МПК: G06F 17/10, G06F 7/50

Метки: суммирующее

...х,) со степенью Й;=(Й 1 Уг) выбранного слагаемого многочлена г(х 1, х), 65 У,(х, х):- В,х 1 х;+ ,В5 где А А - коэффициенты первого многочлена;В В - коэффициенты второго многочлена;хь, х - независимые переменные;1;, Й; - показатели степеней переменных соответственно первой и второй функций;а в чис переменных.Необходимым условием выполнения алгоритма является расположение переменных в каждом слагаемом в одном и том же порядке, а также размещение слагаемых в порядке убывания степеней каждой из переменных, 30Суть алгоритма сложения состоит в следующем:1. Слагаемые каждо 1 о из многочленов дополняются недостающими переменными, степени которых равны нулю. 352. Переменные в каждом слагаемом располагаются в одном и том же порядке, как в...

Номер патента: 684542

Опубликовано: 05.09.1979

Авторы: Головина, Шакиров

МПК: G06F 7/50

Метки: двоично-десятичных, кодов, суммирования

...чисел Х и55- скорректированный тетрадныйперенос.Сложение (признак 1 =О) двух двоич.но-десятичных тетрад чисел Х и 1 впрямом коде выполняется по правилам684842 ду. 8двоичной арифметики, в результате чего получается пятиразрядный двоичный код рс 1 ьсс 1 . Все возможные значения ко, дараЬсд, получаемые в результате сложения двух двоично-десятичных тетрад приведены в левой части таблицы в строках с 1-й по 20-ю. Максимальное значение кода раЬсд (10011) получается при сложении двух тетрад со значением "9" и имеющемся переносе из младшей тетрады, При значении кода раЬсд больше числа "9 нарушается двоично-десятичный код, поэтому необходима коррекция. Откорректированные значения результата - кодРЯЪСВ приведены в правой части таблицы в...

Номер патента: 690479

Опубликовано: 05.10.1979

Авторы: Блатов, Чудов

МПК: G06F 7/50

Метки: десятичный, одноразрядный, сумматор

...числа А -- а 1, ар, а аи В "- Ь 1 Ьг, Ьд, Ь н двоид 111 О-десяти 11 номкоде, сигнал переноса П; 1 (при сложениичисел А и Б) или сигцал заема 3 1, (привычитании чисел А и В). При налички потенциала ца управляющей шине сложения 2происхолит алгебраическое сложение чиселА + В, а при наличии сигнала на упразляющей шине вычитания 3 - происходит алгебраическое вычитание чисел АВ.При этом с выхода сумматора-вычцтателя 1 сшнмается соответственно сумма илиразность входных чисел н двоичном коде,сигнал переноса, если сумма равна 16 ь 9,или сигцал заема, если разность отрицательная (В )А). Выхолные сигналы с трех старших разрядов сумматора-нычитателя 1 поступают на элементы И 4 и 5. которые ФОРМИРУЮТ СИГНаЛЫ ПЕРЕНОСа, ЕСЛИ СУММа ранна 10 - :-15.Для...

Номер патента: 691850

Опубликовано: 15.10.1979

Авторы: Золотухин, Черницкий

МПК: G06F 7/50

Метки: накапливающий, сумматор

...состояние, и в сумматоре запишется число 5 (101), 45 что соответствует сумме 2 + 3. Аналогичносумматор работает при подаче на вход дешифратора 1 следующего двоичного трехразрядного числа, Выходом сумматора являются клем.мы А 1 Аг Аз й: 2 к + 2 с 1,которых соединены с выходами счетных триг.геров предыдущих разрядов, а выходы соедине.ны со входами элементов ИЛИ соответствующихразрядов.На фиг. 1 изображена функциональная схемнакапливающего сумматора; на фиг. 2 показана функциональная схема трехразрядного на.,капливающего сумматора (о=3) с реализацией узлов группового переноса на элементах Ии ЙЛИ,Накапливающий сумматор содержит дешифратор 1, счетные триггеры 2, элементы ИЛИ 3а также (2 п - 1) узлов группового переноса(на фиг. 1 показаны...

Номер патента: 691851

Опубликовано: 15.10.1979

Авторы: Владимиров, Габелко, Закидальский, Нифонтов, Пухов, Рябинин, Синьков

МПК: G06F 7/50

Метки: двоично-десятичных, кодов, суммирования

...и четвертого разрядов суммы и содержат элементы И-ИЛИ - НЕ 19 - 21.Блок 8 формирования. подготовйтельньтхфункций содержит элементы И - ИЛИ-НВ 22- 25 и элементы И - НЕ - 26 - 27,Блок 9 формйрования десятичного переноса содержит элемент И-ИЛИ - НЕ 28 и элемент НЕ 29.Поставленная цель достигается тем, что мо. мент начала формировеания сигнала выходного (десятичного) переноса определяется моментом прихода сигнала входного переноса; при этом сокращается время формирования сигнала десятичного переноса (ц 1 о), С этой целью блок 8 формирования подготовительных функций использует входные сигналы трех старших двоичньпс разрядои (аг, Ь 2, аз. Ьз а 4, Ь 4) 25 для реализации следующих логических функцийЙг а 2 Ч Ь 2 . Р 2 а 2 Ьг30аз "азЧЬз 7 = е...

Номер патента: 693371

Опубликовано: 25.10.1979

Авторы: Абуладзе, Жуков, Медведев, Томченко, Шабданов

МПК: G06F 7/50

Метки: арифметическое, действия, последовательного

...(сложение - 0 вычитание - 1) первого и второго операндов, а в триггеры прямого и обратного кодов заносятся знаки обрабатываемых операндов, причем как коды операций, так и 10 знаки операндов заносятся в регистрй,операндов совместно с информа.ционной частью операндов. Еслиоперанд положителен, то открывается соответствующий элемент И, изначения разрядов, операндов, начиная с младшего информационногоразряда, последовательно поступаютна сумматор н прямЬм коде, Если опе"ранд отрицателен, то открывается 20 соответствующий триер прямого иобратного кодов, и разряды этогооперанда поступают на вход сумматора в обратном коде, Алгебраическоесложение операндов производитсяпо следующему правилу. В исходномсостоянии триггеры прямого и обратного...

Номер патента: 694861

Опубликовано: 30.10.1979

Автор: Шишков

МПК: G06F 7/50

Метки: вычитания, постоянной, составляющей

...пснп 51 за 1 Нсп В Н 11- м 511 ь, Н 1)дк. ю сны к Выхода )1 разр ядОВ счсчика пмпы:1 ьсОВ.На 1 сртсжс прсдс 1 ч 1 Влси; Струтур на я сх м 11 1 стройства.Ъ стРОпстВО д,151 ББ 11 та 1 НЯ пос 051 нной составляющей содеря пг счетчик 1 импульсов, подк,110 снпь 1:1 БьхОдах 1 Н разр 51 ДОБ к. Сапунова, 2 информационным входам блока 2 памяти, соединенного выходами с информационными входами блока 3 элементов НЕ, подключенного выходами к установочным входам разрядов счетчика 1. Счетный вход счетчика 1 соединен с информационным входом 4 устройства, а управляющие входы блока 2 памяти и блока 3 элементов НЕ под.:л 1 очены соответственно к шине 5 разрешения записи в память и к шине 6 разрешения записи в счетчик,1 аботает устройство следующим...

Номер патента: 696452

Опубликовано: 05.11.1979

Авторы: Лужецкий, Оводенко, Стахов

МПК: G06F 7/50

Метки: последовательный, сумматор

...которого формируется сигналпереноса в ( 1+ 2)-й разряд, элемент И10, элемент И 11, который совместно сэлементом эвдержки 12 и элементом ИЛИ13 формирует сигнал переноса в ( 1 - 2)-йразряд, элемент ИЛИ 14, нв выходе которого формируется сигнал суммы 1 -горвзрядв, элементы НЕ 15 и 16. Блок инвертироввния 6 содержит элементы И 1719, элементы задержки 20 и 21, элементы ИЛИ 22-24,элементы НЕ 25, 26, 27.Элементы задержки 20 и 21 осуществляют задержку сигнвлов поступающих нв ихвход нв один такт работы последовательного сумматора. Элемент И 19 и элементы НЕ 25 и 26 выполняют функцию инвертироввния, звпрещвя прохождение сигнвлов через элементы И 17 и 18 и посылвя единичный сигнал нв вход элементаИЛИ 24. Для выполнения операции сложения чисел в...

Номер патента: 703810

Опубликовано: 15.12.1979

Авторы: Дорощенков, Качуровский, Чередниченко

МПК: G06F 7/50

Метки: накапливающий, сумматор

...1;В случае, когда значение разрядасла гаемого, поступающего на вход элементаИ-НЕ 2, соответствует ".1", переднимрронтом стробирующего импульса навыходе элемента И-НЕ 2 формируется перепад напряжения, поступающий на счетный вход триггера 1, устанавливая его в/.состояние "1".Аналогично происходит формированиеперепада напряжения на выходе элементаИ 3 при этом перепад формируется задним фронтом стробирующего импульса;Таким образом, при значениях ( 1 -1)- го разряда слагаемых, соответствующихлогической единице, на счетный вход( 1-1)-го триггера 1 поатупают два сиг-,55нала запуска, временнбй интервал меж"ду которыми определяется длительностьюстробирующего импульса. При этом ( -1)счетный триггер 1 последовательно прини 104мает состояние...

Номер патента: 710041

Опубликовано: 15.01.1980

Авторы: Есипов, Попов, Степанов, Хетагуров, Юшкетов

МПК: G06F 7/50

Метки: запоминающее, логическое

...операнда. Кроме того, устройство содержит В дополнительных .магнитных элементов 5, прошитых шинами записи первого операнда 3, выходными шинами,6 и ( в) -ой шиной считывания 7, Конец шины записи каждого дополнительного элемента подключен к шинам считывания других элеме нтов. Выходные шины дополнитель -710041 Формула изобретения НИИПИ Заказ, 8861/49 Тираж 751Подписное илиал ППППатент , г, Ужгород, ул. Проектная ных элементов подключены через усилители-формирователи 8 к шинам сброса 9 матричного накопителя.Устройство работает следующим образом,В первом такте производится подача (запись) первого операнда в коде1 из В, где ю - основание системысчисления, по шинам 3, При этом токзаписи переключает магнитные элементы одной из строк...

Номер патента: 710042

Опубликовано: 15.01.1980

Автор: Чечин

МПК: G06F 11/00, G06F 7/50

Метки: комбинационный, сумматор

...суммы 1, входы 2, 3 и 4 и выход переноса 5 и содержит элемен- тЫ И 6-10, элементы ИЛИ 11-1 5 и элементы аЕ 16 и 17, причем элементы И 9 и 10, элементы ИЛИ 12-15 и эле - менты йЕ образуют узел формирования сигнала суммы,а элементы И 6,7 и 8 и элемент ИЛИ 11 образуют узел формирования сигнала переноса.Яа фиг. 2 приняты следующие обозначения: х, У - суммируемые переменные,- переменная, соответствующая переносу из младшего разряда, Я и 8- значения разрядной суммы на выходе 1 сумматора при отсутствии и наличии сбоя в результате формирования переноса соответственно, Р и Р сформированные в сумматоре значения переноса без ошибки и с ошибкой соответственно.Одноразрядный комбинационный сум матор вырабатывает сигнал суммы данного разряда на...

Номер патента: 711571

Опубликовано: 25.01.1980

Автор: Чистяков

МПК: G06F 7/50

Метки: импульсных, последовательностей, суммирования

...2, переписывается в регистр 5 (поз. 8), где запоминается, а счетчик 2 обнуляется, В блоке вычисления Функционала коррекции 7 при этом определяется величина ЬТ поправки выходного периода, которая подается на вход блока временной задержки 9.Далее описанный выше процесс получения информации в счетчике 2 о сумме двух периодов повторяется. Сигналы опорной частоты Рр , проходящие с входа 65 через элемент И управления 31 и Фаэосдвигающий блок 11 на вход счетчика 1 (поз. 9), пересчитываются в нем. В процессе Функционирования информация в счетчике 1 имеет вид, представленный на поэ, 10, Выходные сигналы пересчета счетчика 1 формируются на выходе многовходозого элемента И управления 36, подключенного к разрядным выходам счетчика 1 таким...

Номер патента: 717765

Опубликовано: 25.02.1980

Авторы: Вашкевич, Коннов, Кучин

МПК: G06F 7/50

Метки: вычисления, произведений, суммы

...1 О заносится единица в и -ый раз ряд сумматора 12, если сомножители разного знака; или заюсится единица в (О) разряд с выхода 6 - прн отрицательных сомножителях. Тем самым выйолняется часть коррекции псевдопроиэведения. Занесение единицы в и -ый или ( 1-1)-ый разряд запрещается уровнем логического нуля "с выхода узла управления 7, если хотя бы один из сомножителей равен О. По сигналу на второй из шин 24 миожимое со сдвигом на один разряд вправо поступает на входы сумматора 12, если (г 1 -1)-ый разряд множители равен 1 и т,д, При каждом очередном-маайаисавину ого множнмого717765 10 15 20 реноса, счетчик, причем прямые выходы регистра множимого соединения с первой группой входов узла сдвига, соответствующие выходы которого соединены со...

Номер патента: 734684

Опубликовано: 15.05.1980

Авторы: Мингалеев, Пластун

МПК: G06F 7/50

Метки: модулю, сумматор, три

...модулю три "В (3).Система тактового питания сумматора - трехфазная, при этом каждый следующий разряд слагаемого поступает на вход сумматора через три фазы (один такт) передачи информации по элементам схемы (фиг. 2).Тактовым импульсовм первой фазы считывается информация с троичного логического элемента 7, импульсом второй фазы - с разрядов 1-4 регистра и троичных логических элементов 1 п 8,9, а импульсом третьей фазы - строичных логических элементов 5,6 и10.Рассмотрим работу сумматора по модулю три на примерах определения остат ков восьми чисел, представленных втабл, 2, "1" в двоичной системе счисления представляется положительнымсигналом в разряде, а "О" - отсутствиемсигнала в разряде. Числа на разрядах 20 регистра меняются в каждом...

Номер патента: 734685

Опубликовано: 15.05.1980

Авторы: Бухштаб, Макарычев, Мурзин, Фролов

МПК: G06F 7/50

Метки: двоично-десятичный, последовательный, сумматор-вычитатель

...комбинации, и через элемент 12 ИЛИ поступает на первый вход элемента 17 И, второй вход которой соединен с входом 24 синхронизации, Сигнал логической 1 с выхода элемента 17 И через элемент 14 ИЛИ поступает на элемент 8 задержки, с выхода которого в течение синхроимпульса В 2 поступает на вход второго сумматора 2, а также ча вход элемента 9 задержки.С выхода элемента 9 задержки сигнал логической 1 в течение синхроимпульса ВЗ (вход 25) поступает на вход элементан 30 зю 40 формула изобретения 45 50 55 518 И, другой вход которого соединен со входом 25 синхронизации.С выхода элемента 18 И логическая 1 поступает на вход элемента 8 задержки, с выхода которого в течение В 4 поступает на вход второго сумматора 2. Таким образом, на выходе...

Номер патента: 737950

Опубликовано: 30.05.1980

Авторы: Есипов, Задерей, Ильин, Попов, Скворцов

МПК: G06F 7/50

Метки: матричный, параллельный, сумматорвычитатель

...соседних отверстий, принадлежащих одной группе, меньше расстоядсний между центрами соседних отверстий, принадлежащих раэным группам.Элемент, занимает одну группу отверс"Втий и содержит обмотку записи 35,обмотку считывания 36 и выходную щобмотку 37,Устройство работает следующимобразом.В первом такте происходит подачапервого операнда в коде 1 из в (на- Опример 1 из 4) на формирователи 5с одновременной подачей сигнала разрешения на ключ 9. При этом потечетток,записи по обмотке записи однойиз строк матрицы (фиг.2), пвреводя Ывсе сердечники данной строки в+В.(под словом 1 сердечникйподразумевается участок многоотвврстиой. пластины) .Во втором такте подается второй 0операнд нате же формирователи 5,но при этом открывается ключ...

Номер патента: 739532

Опубликовано: 05.06.1980

Авторы: Бордыков, Буторин

МПК: G06F 7/50

Метки: вычисления, двух, разности, разрядных, чисел

...Ц .Импульсы генератора 2 начинают поступать на вход счетчика 1 - 1 и через элемент И 4- на вход счетчика-регистра 5 -( . Через Ц-А; импуЛьсов на выходе счетчика 1- появитсяимпульс переполнения, переводящий триггер 3-1 в запрещающее состояние. К этому моменту времени на вход счетчика 5-через элемент И 4-поступит 0-(А; + 1) импульсов, так как во второй пачКе импульсов отсутствует первый импульс. Состояние счетчика 5-1 станет равным В + 0 в (А +1)= В + Я - 1 " А . После окончания последнего импульса,в пачках с выхода генератора 2 добавляется один импульс в"младший разряд уменьшаемого, При переполнении счетчика 5-ь в процессе вычитания соответствующий триггер б- (1 -1) переводится началом импульса переполнения в разрешающее состояние и...