Одноразрядный сумматор

1325465 510 8;= х;О+у;О+ С; Составитель М, ЕсенинаРедактор В. Петраш Техред И. Верес Корректор М. МаксимишинецЗаказ 3110/44 Тираж 672 ПодписноеВНИИГ 1 И Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 45Производственно. полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислитель.ной технике и может быть использовано впроцессорах ЭВМ.Цель изобретения - упрощение одноразрядного сумматора.На чертеже представлена схема одно.разрядного сумматора.Одноразрядный сумматор содержитнагрузочные МОП-транзисторы 1 - 4, функци.ональные МОП-транзисторы п-типа 5 - 13,выходы 14 и 15 суммы и переноса соответственно и входы 16 - 18 первого и второгослагаемых и переноса из предь 1 дущего разряда, соответственно, первый 19 и второй 20элементы РАВНОЗНАЧНОСТЬ, узел 21 формирования переноса, содержащий МОПтранзисторы 9, 1 и 2,Сумматор работает следующим образом.Пусть на входах обоих слагаемых имеются нулевые значения (Х;=- у;= О). Тогдатранзисторы 8 - 11 закрыты, на затворахтранзисторов 5 и 6 - единичные значения, открывающие эти транзисторы, а на выходе переноса - нулевое значение (С,=О),Если на входе одного из слагаемых имеется единичное значение, а на входе другого - нулевое значение (х,= О, у;= 1 илих;, у;= 0), то открывается один из пары транзисторов 8 или 9 и 10 или 11. При этом назатворе транзистора 6 появляется нулевоезначение, закрывающее этот транзистор.Если нулевое значение имеется также и навходе переноса (С; = 0), закрыт и транзистор 7, на затворе транзистора 5 единичноезначение, открывающее этот транзистор, ана выходе переноса - нулевое значение(С;= 0). Если на входе переноса единичноезначение (С, = 1), то транзистор 7 открыт,а транзистор 5 закрыт и на выходе переносаединичное значение (С;= 1).Пусть на входах обоих слагаемых имеются единичные значения (х;= у;= 1). Тогда транзисторы 8 - 11 открыты, однако приэтом на затворе транзистора 6 также имеетсяединичное значение, открывающее этот транзистор, а на затворе транзистора 5 - нулевое, в результате чего последний закрыт ина выходе переноса единичное значение(С;= 1). Из этого следует, что на выходе переноса реализуется логическая функцияС;=х;у;/ С; ЬО+у).На затворе транзистора 12, как и на затворе транзистора 6, единичное значение появляется только тогда, когда на обоих входах слагаемых имеются либо нулевые, либоединичные значения (х;= у;=0 или х;===у;= 1). При этом транзистор 12 открыт иединичное значение на выходе суммы (Я;= 1возможно только в случае, если на входе переноса также имеется единичное значение 15 20 25 30 35 40 45 50(С; = 1). Если на затворе транзистора 12 имеется нулевое значение и он закрыт, что возможно при нулевом значении на одном из входов слагаемых и единичном значении на другом (х;= О, у;= 1 или х;= 1, у=О), то единичное значение на выходе суммы (Я;= 1) возможно, если закрыт и транзистор 13, т.е. при нулевом значении на входе переноса (С; = 0). Таким образом, на выходе суммы реализуется логическая функ. ция. Формула изобретенияОдноразрядный сумматор. содержащий в каждом разряде два элемента РАВНОЗНАЧ. НОСТЬ и узел формирования переноса, который содержит пять функциональных МОП-транзисторов и-типа и два нагрузочных МОП-транзистора, причем вход первого операнда соответствующего разряда соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ и затвором первого функционального МОП-транзистора, вход соответствующего разряда второго операнда соединен с вторым входом первого элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом суммы данного разряда, второй вход второго элемента РАВНОЗНАЧНОСТЬ соединен с входом переноса из предыдущего разряда сумматора и с затвором второго функционального МОП-транзистора, исток которого через первый нагрузочный МОП-транзистор соединен с шиной питания сумматора и с затвором третьего функционального МОП-транзистора, исток которого соединен с выходом переноса в следующий разряд сумматора, отличаюи 4 ийся тем, что, с целью упрощения сумматора, исток третьего функционального МОП-транзистора соединен через второй нагрузочный МОП-транзистор с шиной литания сумматора, исток второго функционального МОП транзистора соединен с истоком четвертого функционального МОП- транзистора, сток которого соединен со стоком второго функционального МОП-транзистора и истоками первого и пятого функциональных МОП-транзисторов, стоки которых соединены с шиной нулевого потенциала сумматора, затвор пятого функционального МОП-транзистора соединен с вторым входом первого элемента РАВНОЗНАЧНОСТЬ сток третьего функционального МОП-транзистора соединен с шиной нулевого потенциала сумматора.