G06F 7/50 — для сложения; для вычитания

Номер патента: 1837281

Опубликовано: 30.08.1993

Авторы: Горштейн, Грушин, Шевцов

МПК: G06F 7/50

Метки: сложения

...102-1, 102-2, 102-3,Память 25 для хранения результата - управляющий вход 103-1, первый, второй, третйй информационные входы 103-2, 103- 3, 103-4, первый и второй адресные входы 103-5, 103-6.Формирователь 26 результата операций отношения - первый и второй управляющие входы 104-1, 104 - 20 первый и второй информационные входы 104-3, 104-4,Нормализатор 27 результата - первый и второй управляющий входы 105 - 1, 105 - 2, первый ивторой информационные входы 105 - 3, 105 - 4.Формирователь 31 порядка коррекции - первый и второй управляющие входы 106 - 1, 106-2, информационный вход 106 - 3.Коммутатор 32 нормализатора результата - первый информационный вход 107-1, первый и второй управляющие входы 107 - 2, 107 - 3, второй информационный вход 107...

Номер патента: 1837282

Опубликовано: 30.08.1993

Авторы: Горштейн, Грушин, Шевцов

МПК: G06F 7/50

Метки: порядков, сумматор, чисел

...младшихразряда модулей порядков вещественныхвходных чисел А и В при условии. что циклический перенос равен нулю.ЗНАК = ЗА =ЗВ (27)+ 4 В+ЗАхЗВ (32)где разряды порядка числа А поступают по . входу 23-2, разряды порядка числа В посту пают по входу 33-1,Сумматрр 10 вычитает четыре младшихразряда модулей порядка вещественныхвходных чисел А и В при условии, что цикли, ческий перенос равен 1, т.е, к младшему . разряду суммы прибавляется единица цик лического переноса 1 Р 13 = 1 А х 1 В (33)2 С 13 = 2 А+ 2 В (34)2 НЗ = 2 А+ 2 В (35)1 Р 23 =(1 А+1 В) х(2 А+2 В) (36)1 С 23 = 2 С 13 + 1 Р 23 (37)1 ЯЗ = 1 А+ 1 В (38)233 = гР 23+2 НЗ (39)333 = 2 С 13 + (1 Р 13 х 2 Н 3) + ЗН 2 (40)4 ЯЗ = (3 Н 2 х 1 С 23) + 4 Я 2 А, (41)где разряды порядка числа А...

Номер патента: 1838817

Опубликовано: 30.08.1993

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: суммирующее

...задержек в блоке 1,Изобрет вычислитель Цель из низации уст На черте устройства.хроУстроиство содержит два многовходовых блока 1 и 2 параллельно-последовательного суммирования, полусумматор 3, элемент задержки 4, входы 5 слагаемых, дополнительный вход 6 первого многовходового блока параллельно-последовательного суммирования и выход 7 суммы, Выходы суммы блоков параллельно-последовательного суммирования соединены с первым и вто. рым входами полусумматора 3, выход суммы которого соединен с выходом 7 суммы устройства, а выход переноса через элемент задержки 4 соединен с дополнительным входом 6 первого многовходового блока параллельно-последовательного суммирова(21) 489759724(56) Авторское сИ. 1495784, кл. бВведение вОбработка физред....

Номер патента: 2001428

Опубликовано: 15.10.1993

Авторы: Коваленко, Малинин, Щетинин

МПК: G06F 7/50

Метки: сложения

...для отрезковсо 2 по Кбудет в том случае, когда толькоодин из старших битов операндов равен 1,а на все остальные входы, включая и допол- ЗОнительный вход младшего разряда, поданы"1", при этом сумма отрезка равна1,011111,.11(точкой отделен бит переполнения), С другой стороны правильность результата гарантируется тем, что 35дополнительно введенные элементы фактически суммируют подаваемые на их входычисла,Устройство работает следующим образом: на входы операндов сумматоров 1,140 Формула изобретенияуст ойстоо для сложения, содержащеее и 45 сумматоров и блок анализатора переносов, причем входы младших разрядов первого и второго операндов 1-го сумматора соедиены с первым и вторым информационньгми входами соответствующих разрядовтройства,...

Номер патента: 2002297

Опубликовано: 30.10.1993

Автор: Кириллов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...кроме младшего, осуществляется через блоки 3 задержки, выходной сигнал суммы с каскадов 7 накапливающего сумматора, кроме старшего, снимается через блоки 4 задержки на выходные регистры 6, тактовые входы которых подключены к переключателю 5. Информационные входы переключателя 5 подключены к входам регистров 2, э управляющие входы - к управляющим входам 13 накапливающего сумматора,Работает накапливающий сумматор следующим образом,С какдым импульсом тактовой последовательности число, присутствующее на входах, суммируется с числом, хранящимся в регистрах 2, однако запись в регистры 2 происходит последовательно, начиная с младшего разряда, Время задержки записи выбирается примерно равным времени задержки выдачи импульса переполнения...

Номер патента: 1839248

Опубликовано: 30.12.1993

Авторы: Авгуль, Антонов, Гришанович, Егоров

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...элементов 1, , 5 сложения по модулю два, элемент И 6, два мажоритарных элемента 7 и 8 с порогом два, два мажоритарных элемента 9 и 10 с порогом четыре, мажоритарный элемент 11 с порогом шесть, мажоритарный элемент 12 с порогом восемь, полусумматор 13, одноразрядный двоичный сумматор 14, тринадцать входов 15, ., 27 и четыре выхода 28, ., 31.Устройство для подсчета числа единиц работает следующим образом,На входы 15, 27 подаются двоичные переменные Х 1, Х 13 соответственно, на выходах 28, , 31 реализуются булевы функции 10, , 13 соответственно, значения которых составляют двоичный код й = 813 + +412+ 2 т 1+ 10 числа логических "1", содержащихся во множестве входных сигналов Х 1, , Х 13. Булевы функции 0, тз реализуются Формула изобретения...

Номер патента: 1834542

Опубликовано: 27.02.1996

Автор: Деев

МПК: G06F 7/50

Метки: к-ичный, одновременного, последовательный, сложения, сумматор, чисел

...на выходе появится сигнал, отличный от г, или на выходе появится сигнал, совпадающий с ю, где т = О, или х = 2 . Вследствие этого следующий такт нельзя еще гарантированно считать моментом окончания счета (ибо возможно в этом такте появление сигнала, отличного от т ). В таком случае на вход сумматора еще раз подается пара сигналов ( ), После этого в следующем такте нагвыходе гарантированно появится сигнал т, означающий, что в числе, изображающем сумму, появился старший разряд, левее которого в бесконечном количестве сплошь идет сигнал г(ОООУ,+1, если сумма -число положительное 222 У,+1 если сумма - число отрицательное). Появление на выходе сигнала т служит, таким образом, сигналом окончания счета в сумматоре и в следующий момент можно...

Номер патента: 1023922

Опубликовано: 27.06.2000

Авторы: Дуров, Иванникова, Январев

МПК: G06F 7/50

Метки: одноразрядных, суммирования, чисел

1. Устройство для суммирования одноразрядных чисел, содержащее счетчик, выходы разрядов которого являются выходами старших разрядов устройства, отличающееся тем, что, с целью повышения быстродействия, устройство содержит двоичный суммирующий блок, преобразователь двоичного кода в двоично-десятичный и регистр, выходы разрядов которого являются выходами младших разрядов устройства, входы которого соединены с первой группой входов двоичного суммирующего блока, выходы которого подключены ко входам преобразователя двоичного кода в двоично-десятичный, выходы старших разрядов которого соединены со входами счетчика, а выходы младших разрядов - со входами регистра, выходы которого подключены ко...