Сумматор

Номер патента: 204685

Опубликовано: 01.01.1967

Авторы: Кравченко, Марчук, Чирков, Шауман

МПК: G06F 7/50

Метки: двоичный, последовательный, сумматор, феррит-диодных, элементах

...ус+ А 1 где Е,. - цифра суммы -го разряда; 55Х УгА - цифры 1-го разряда слагаемых;Х У; - инверсии цифр ко разряда слагаемых;5и 5,. - перенос из -1 и 1 - разряда.605 ги 5,. - инверсия переноса из -1 и с -- разряда,Сумматор образован из двух схем разноименности (элементы 19 - 22 и 23 - 2 б) и схемы образования переносов. 65 Двоичные коды слагаемых поступают на входь 1 Х и У последовательно, начиная с младших разрядов,Если значения складываемых разрядов оооих слагаемых оавны нулю, на входы Х и У импульсы записи пе поступают. Тогда по второму такту:на выходе элемента 19 первой схемы разноименности и на выходе элемента 27 импульсов не будет. В этом случае, если при сложении предыдущих разрядов возник переносе, то от элемента 28 в первом такте...

Номер патента: 625205

Опубликовано: 25.09.1978

Авторы: Демин, Зорин

МПК: G06F 7/50

Метки: паралленом, переноса, сквозного, сумматоре, формирования

...раз ряда операндов устройства.На чертеже показана функциональнаясхема первых трех разрядов устройства.Сигналы переноса формируются сразу.после того, как оба слагаемых поданы 25 на регистры операндов. Сигналы Х)- Х,625205 Заказ 5405 ППП Патент, г. Ужгород, ул. Проектная, 4 с соответствующих разрядов регистра первого операнда и сигналы ) 1- 3 с соответствующих разрядов регистра операнда поступают на входы элементов И 1- И 5 и на входы элементов ИЛИ 6 и 7.На выходах элементов И 3 - И 5 непосредственно формируются сигналы переноса для 2 -4 разрядов (поступающие в первом разряде непосредственно, а в последующих через элементы ИЛИ 8 и 9 на выходы 10-12) с младших соседних раэ О рядов операндов.Выходы элементов И 1 и 2 подключены...

Номер патента: 900282

Опубликовано: 23.01.1982

Авторы: Баженов, Кремез, Роздобара

МПК: G06F 7/49

Метки: десятичных, п-разрядных, сложения, чисел

...работает следующим образом.Одновременно на входы декады устройства поступают суммируемые десятичные цифры А и В в нормальной Форме системы Фибоначчи и перенос из младшей декады Р, Формируются переносы и первая промежуточная циФра, затем осуществляется подсуммирование переносов и блокирование переноса из младшего разряда декады в случае четырех единиц на входе блока логических элементов, образование второй промежуточной цифры и новых переносов и так до тех пор, пока не прекратится образование переносов и на выходах сумматоров 1"4 не образуется код суммы, В дальнейшем этот код переписывается на нормализатор, где с помощью операции свертки про" исходит нормализация кода результата.а) А 4,В 4, Р 1 1 2 34+4+1 щ 91 О 1 О А 1 О 1 О В 5...

Номер патента: 1030798

Опубликовано: 23.07.1983

Авторы: Корнейчук, Тарасенко, Торошанко, Фам

МПК: G06F 7/38

Метки: выравнивания, порядков, чисел

...динамический регистр, дватриггера, одноразрядный сумматор, бувеерный регистр, семь элементов И,шесть элементов запрета, одиннадцатьэлементов ИЛИ, причем первый и второйвыходы блока сравнения подключены квходам первого и второго. триггеров20соответственно, нулевые выходы которых соединены соответственно с первыми входами первого и второго элементов ИЛИ, первым и вторым входами первого элемента И, выход которого соединен с ниной конца выравнивания порядков и управляющим входом первого элемента запрета, вход которого соединен с первой тактовой шиной и управляющим входом второго элемента запрета, вход которого соединен с выходом бубер ного регистра, вход которого соединен с выходом переноса одноразрядного сумматора, первый и...

Номер патента: 1280389

Опубликовано: 30.12.1986

Авторы: Аверкин, Денисенко, Долголенко, Засыпкин, Луцкий, Цымбал

МПК: G06F 17/16

Метки: варианты, векторов, вычисления, его, произведения

...последующий регистр 40 вгруппе 41 имеет разрядность на еди, ницу меньшую, чем предыдущий регистр), начиная с младшего элемен 25та 39 первой строки матрицы 38 ипервого регистра 40 в группе 4.Выход поразрядной суммы младшегоэлемента 39 предпоследней строкиматрицы 38 соединен с информационным входом триггера 42, выход которого, также как и выходы сдвиговыхрегистров 40, выход сдвигового регистра 37 и выход поразрядной суммыэлемента 39 распространения переноса последней строки матрицы 38, являются выходами блока распространения переносов.Каждый элемент 39 содержит первый43 и второй 44 триггеры, информационные входы которых являются одноименными входами элемента распространения переноса, а выходы этих триггеров соединены с входами...