G06F 7/50 — для сложения; для вычитания

Номер патента: 432497

Опубликовано: 15.06.1974

Автор: Овчинников

МПК: G06F 7/50

Метки: двоичногосумматора, параллельного, переноса, цепь

...последующего разряда 2, а эмиттер - с коллектором транзистора предыдущего разряда 3, база транзистора в каждом разряде соединена с выходом схемы 4 отрицания дизъюнкции значения слагаемых, а дополнительный эмиттер - с выходом схемы И 6,Цепь переноса работает следующим образом.При подаче слагаемых А и В параллельным кодом, где логическая единица представлена нулевым уровнем потенциала, а логический нуль - положительным высоким уровнем, логическая схема 4 вырабатывает ток в базу транзистора 1, если в данном разряде слагаемых А и В есть хотя бы одна единица, логическая схема 6 формирует нулевой уровень5 дополнительного эмиттера 5 только в случаеединичного значения в данном разряде обоих слагаемых А и В. В результате на выходе каждого...

Номер патента: 433479

Опубликовано: 25.06.1974

Автор: Буденный

МПК: G06F 7/50, G06G 7/14

Метки: 433479

...от работы напряжение в такои симметодпоготока), а на суммиру 1 ощем ричной схеме получается автомати. - уеэис торе 2 равно нулю. Напряжения чески.на входах токовых ключей 7 и 10равы напряжениям на суммирующих 4 о Более подробный анализ показы- резисторах 1 и 2 за вычетом паде- вает, что раоота сумматора не наний на эмиттерных повторителях 3 рушается при совместном коууелии Ь и диодах смещения 5 и 6, кото- рованном) отклонении всех уезистоуые могут полагаться равнымй в ров (в том числе резисторов, эапеувом приближении, Таким обуаэом 1 45 дающих токи и не показанных на 11 а 11 ужение между левым и правым схеме) на 50+50;6. Некоррелиуованвхолаии еоковнх кличей равно -3 Ю, нее олкдононие рееиоеоров в Лели- левые по схеме транзисторы...

Номер патента: 433641

Опубликовано: 25.06.1974

Автор: Полосухин

МПК: G06F 7/50, H03K 19/00

Метки: 433641

...схемы ИЛИ 1; 23 - импульс на выходе схемы И 2; 24 - импульс на выходе расширителя 6; 25 ц 2 б - импульсы на вьходе формирователей 5 и 8; 27 - импульсы с выхода схемь; 7; 28 - выход цмпульсцых последовательностей Р,+Г с выхода схемы ИЛИ 9.433641 Устройство работает следующим образом,Импульсные последовательности поступаютпараллельно на соответствуюц.це входы схемИЛИ 1, И 2, При совпадении входных импульсов 10 и 11 по переднему и заднему фронтуца выходе схемы 1 и 2 появятся выбросы напряжений (см. диаграммы 2 и 13), причемамплитуды их могут быть различны; выбросс выхода схемы 1 (см. диаграмму 13) можетбыть больше выброса с выхода схемы 2 (см.диаграмму 12), может быть и наоборот. В иэтом случае, если амплитуда выброса (см.диаграмму 14) не...

Номер патента: 434410

Опубликовано: 30.06.1974

Автор: Губницкнй

МПК: G06F 7/50

Метки: двух, разности, чисел

...импульсами, равно разности двух сравниваемых чисел. Два импульса с выхода схемы ИЛИ 6 проходят на счетный вход триггера 7. Первый импульс с выхода схемы ИЛИ б переводит триггер 7 в такое положение, при котором разрешается прохождение счетных импульсов через схему И 5, а второй импульс с выхода схемы ИЛИ б опрокидывает триггер 7 со счетным входом в состояние, при котором запрещается прохождение импульсов через схему И 5.Своим задним фронтом строб с выхода триггера 7 опрокидывает триггер 8 с раздельными входами, запрещая прохождение импульсов через схему И 4.Таким образом, с выхода схемы И 5 имеем импульсы, количество которых равно разности двух сравниваемых чисел, а в том счетчике, который переполняется раньше (это соответствует тому,...

Номер патента: 434412

Опубликовано: 30.06.1974

Авторы: Зайончковский, Палагин, Суммирующее

МПК: G06F 7/50

Метки: 434412

...17 и 18 переноса и усилители 19 - 21 суммы,Работа суммирующего устройства происходит следующим образом,3Поступление параллельным кодом цифр первого и второго слагаемых на входы разрядных формирователей 8 - 10 тока и ключей 12 - 14 вызывает изменение внутреннего состояния одновременно в каждой матрице 1 суммы-переноса. Входные сигналы, например, на позиции нуль и позиции два аргументов определяют шину 4, которая соединяет через схему 11 разделения тока выход возбужденного формирователя 8 тока с выходом открытого ключа 14, и два элемента 2, переключаемых импульсом тока записи этой шины из исходного состояния О в состоянии 1. Значение позиционного символа суммы в первом из указанных элементов 2, согласно прошивке шины 5,...

Номер патента: 435523

Опубликовано: 05.07.1974

Авторы: Баранов, Онищенко, Ференец, Хович

МПК: G06F 7/50

Метки: вычитания

...на сумматор 7 и схему совпадения 3 соответственно. Пока триггер 2 находится в нулевом состоянии, код уменьшаемо го суммируется с нулевым и не изменяется.Первая единица кода вычитаемого перебрасывает триггер 2 в единичное состояние. Теперь, начиная с этого, и ко всем старшим разрядам уменьшаемого прибавляется единица, 5 что аналогично вычитанию единицы в томразряде, где была единица в коде вычитаемого. Пройдя элемент задержки 6, эта единица перебрасывает триггер 1 в единичное состояние, и, начиная со следующего разряда, 20 код вычитаемого переписывается в динамический регистр, Эта операция повторяется столько раз, сколько единиц в коде вычитаемого.Если уменьшаемое меньше вычитаемого, то результат получается в дополнительном коде.25...

Номер патента: 436350

Опубликовано: 15.07.1974

Авторы: Институт, Корнев, Пискунов, Сергеев

МПК: G06F 7/50

Метки: двоичный, сумматор

...сумматора и связи между разрядами сумматора подобраны так, что сумматор выполняет ал горитм сложения, описанный выше. Действительно, пусть, например, разряды 37 - 41 сумматора образуют конфигурацию 1). Это значит, что на единичных выходах триггеров разрядов 37 - 41 соответственно сигналы 1, О.65 О, 1, О. В такте считывания информа 436350ции с триггеров разрядов сумматора на входы 10, 12, 14, 17, 20 т-го разряда 37 Й-го ряда и входы 8 и 9 первой и второй схем И этого разряда поступают соответственно сигналы 1, 1, О, 1, 1, 1, 1. Легко убедиться, что при таком наборе входных сигналов на выходах 29, 31 и 32 разряда 37 будут соответственно сигналы 0, 1, О, и в такте записи в триггер разряда 37 будет записан сигнал 0, в триггер разряда 38 -...

Номер патента: 439809

Опубликовано: 15.08.1974

Автор: Голоколосов

МПК: G06F 7/50

Метки: двоичный, сумматор

...8 или 9 и 10, индуктируя в первые моменты (до полного насыщения сердечников) напряжения на их вторичных обмотках. Полярность напряжений на сердечнике 8 или 9 положительная, а на сердечнике 10 - отрицательная. Поэтому в момент действия сигнала на входе 13 или 14 триггер не переключается, цо при протекании тока сигнала по первичной обмотке сердечника 10 транзистор 28 открывается и на выходе 32 появляется отрицательный импульс переноса в следующий .разряд. С окончанием сигнала,на входе 13 или 14 сердечники 8 или 9 и 10 размагничиваются, в связи с появлением индуктированного отрицагельного импульса на вторичной обмотке сердечника 8 или 9 открывается транзистор 7 илц 6 и триггер переключается в противоположное состояние.Таким образом,...

Номер патента: 441564

Опубликовано: 30.08.1974

Авторы: Борзенков, Потапов, Танский

МПК: G06F 7/50

Метки: модулю, сумматор, три

...состояние,Во втором такте по шинам 16 и 17производится запись ,прямых, и инверсных значений обоих сумМнруемьдх двоичных разе рядов на сердечники 1 12, В результате эапддси суммируемых разрядов в зависимости о их значений останутся намагничен ными в единичное состояние по одному сердечнику в каждой из трех групп 1 4, 5-8 9.12, а осталыдые сердечники пере магничиваются в нулевое состояние. Таким образом будут подготовлены каналы с низ ким сопротивлением для прохождения тока60 записи кода ф 01 третьей группы объеди нены н подключены к, выходу кода "01" сумматора. Концы распределяющих обмо ток сердеддддяка кода "01" первой группы,: сердечника записи кода "10" второй груп5 пы и сердечников записи кода "00" и кода11 третьей группы...

Номер патента: 444182

Опубликовано: 25.09.1974

Авторы: Нагорный, Рязанов

МПК: G06F 7/50

Метки: сигналов, суммирования

...частоту с выхода генератора 7,равнуюили К; 4, т. е. частоту, пропорциональную количеству сработавших в данный мо.- мент нуль-органов,Это отвечает однозначно количеству общих составляющих в распределении амплитуд суммируемых сигналов в данный момент времени на интервале сканирования.Однавременно сигнал свыхода схемы:-"ИЛИ" 4 открываетключ б,и импульсы с генератора 7тактовой частоты начинают посту 5 пать на вход регистратора 8,в котором регистрируются в коде одноили часть состаииющих суммарногозначения суммируемых сигналов.Приэтом частота с выхода генератора 0 7 фиксированна до того момента,пока не настуйает равенство ска ирующей величины со следующимменьшим по величине) значениемсуммируемого сигнала или нескольа кими значениями...

Номер патента: 445043

Опубликовано: 30.09.1974

Автор: Грехнев

МПК: G06F 7/50

Метки: комбинационно-накапливающий, сумматор

...сигнала переноса С иэ предыдущего младшего) разряда поданы соот3 44504 ветственно на клеммы 12 и 13, а сигнал второго слагаемого хи его инверсия х; - соответственно на клеммы 1 Ф и 15, Тактирующий 5 . сигнал ч постпает на клемму 16.Элементы И-НЕ" 1,Ф,5,6 образуют комбинационную схему выработки сигнала переноса. Поскольку в начальный момент тактирующий сигнал ю отсутствует то на выходах схем "И-НЕ" 2 и 6 оказывается логическая единица и обратные связи с выходов этих элементов на входы схем "И-ьР 1,4, и 5 не влияют на 15 формирование сигнала переноса, В момент изменения состояния тригге ра памяти под действием тактирующего сигнала эти связи позволяют "запомнить" предыдущее значение ю сигнала переноса на время деИствия тактирующего...

Номер патента: 451992

Опубликовано: 30.11.1974

Авторы: Жулев, Садовский

МПК: G06F 7/50

Метки: реверсивный, сумматор

...напряжение снимается с выхода В дешифраотора 4, а выходы В, В и В, соотвечствуюшие состояниям счетчика "О 1"т йа 10 фй йУ 11 тт, находятся под отрицательным потенциалом. Напряжение отрицательной полярности с выхода В дешифратора 4 подводится к схемам "И" 6 и 7. Так как второй вход схемы "И" 6 подключен к шине "Вычитание", находящейся под отрицательным напряжением, то схема "И" 6 открыта и нулевой анод А газоразрядного индикатора 1 находится под нулевым потенциалом. К последнему его аноду Ад приложено отрицательное напряжение (схемайИ" 7 закрыта). Следовательно, в исходном положении горит нулевой анод А , так как только для него удовлетворяется условие зажигания.С приходом первого импульса реверсив, ный двоичный счетчик 5 переводиТся в...

Номер патента: 453691

Опубликовано: 15.12.1974

Авторы: Вычитания, Карпухин, Устройство

МПК: G06F 7/50

Метки: 453691

...виде: Л+ Б =- Л + Б+Ля вычитание - в виде:А - В =Л Б+Л Л + ЕЗ =- Л-(- Б + ЛСложение числа В, представленного в избыточной двоичной системс, с цифрами 1, О, 1, в каждом -м разряде с числом Л" задается следующей таблицей; Правая цифра элемента таблицы 1 означает сумму 5, в 1-м разряде, а левая цифра - перенос П; из 1-го разряда в (1 + 1)-й разряд при сложении А и В.Как следует из таблицы 1, сумма всегда имеет отрицательное значение или нуль, а пе. ренос - положительное значение или нуль, Следователыо, окочателыая сумма в-мразряде равна С, = 5; + П и перенос далее не распространяется,При вычитании условимся, что аргумент Л - всегда уменьшаемое, а аргумент В - вычи. таемое. Вычитание зададим следующей таблицей: Сравнивая таблицы 1 и 2,...

Номер патента: 453692

Опубликовано: 15.12.1974

Автор: Демин

МПК: G06F 7/50

Метки: 453692

...элементы задержек 11, 12, задерживающие сигналы значений суммы и переноса на один такт, шины 13 - 18 прямых и инверсных значений сигналов двух слагаемых, переноса и тактового импульса и шины 19 сигнала блокировки переноса при сложении знаковых разрядов слагаемых. На том же чертеже показана временная диаграмма работы сумматора, где 20 - импульсы тактовой частоты; 21 - такты, в которых подаются на сумматор разряды обоих слагаемых, а 22 - такты сигналов, которые управляют схемами И 5 и И 3 сумматора.Работает сумматор следующим образом.На шины 13, 14, 15, 16 подаются соответственно прямые и инверсные значения слагаемых а; и бна шины 17 н 18 подаютгя тактовые импульсы 22, сдвинутые на полпериода относительно тактовых импульсов 21 подачи...

Номер патента: 454551

Опубликовано: 25.12.1974

Автор: Растеряев

МПК: G06F 7/50

Метки: вычитания, импульсных, последовательностей

...После окончания действия входного импульса на единичный вход триггера памяти 7 с первого выхода узла задержки 5 поступит сигнал О, который и переведет триггер в положение 1. Так как в это время выход вентиля сброса 1 находится также под высоким потенциалом, вентиль разрешения 9 открывается, разрешая тем самым проход на выход 16 устройства вычитания входных по входу 13 импульсов. Второй канал работает аналогично первому. Поэтому в период между временными отметками 14 и 1 канал 12 под действием импульса, пришедшего на его вход, установится в положение, аналогичное положению канала 11 в период 1 - 14. В момент окончания действия входного импульса (1) на выходе триггера памяти 8 появляется высокий потенциал 1. Так как на выходах...

Номер патента: 455341

Опубликовано: 30.12.1974

Автор: Манаенков

МПК: G06F 7/50

Метки: многовходовое, суммирующее, устровйство

...п и разрядностью суммирующих чисел,Указанный метод построения суммирующего устройства обеспечивает параллельное распространение переносов во всех разрядах одновременно и наличие всего одной цепочки последовательного распространения переноса независимо от числа слагаемых.Устройство работает следующим образом, На входные шины чисел разрядов (6 - 23) поступают одновременно сигналы, обработка которых ведется на первой линейке каждого из разрядов. Пройдя элементы первых линеек разрядов (в т-м разряде это 24 - 29, сигналы с выходов суммы сумматоров первых линеек подаются на входы сумматоров второй линейки этого же разряда (элементы 30, 31), сигналы с выходов переноса - на входы сумматоров второй линейки соседнего старшего разряда (элементы...

Номер патента: 462179

Опубликовано: 28.02.1975

Авторы: Логунова, Норкин

МПК: G06F 7/50

Метки: двоичный, многовходовый, одноразрядный, сумматор

...операционного усилителя 1 поступают сигналы Хь Хь ,Х, представлен,ные либо уровнем напряжения У, либо О, и сигнал переноса Л, представленный уровнемУнапряжения - К (К=О, 1, 2, , и и соответлствует количеству единиц переноса). С выхода операционного усилителя 1 суммарное напряжение поступает одновременно на масштабный элемент (резистор) 5 и,пороговые элементы 7, порог срабатывания каждого изУкоторых равен - 1 11=0, 1, 2, , п).пПорог срабатывания каждого следующего порогового элемента 7 отличается от преды 0дущего на,величину - . На выходе операциионного усилителя 1 каждый входной сигнал Х 1 (1=1, 2, ,п) появляется с коэффициен 1том, а сигнал переноса Л - с коэффициен 2 п1том - . Таким образом, выходное напряжение2операционного усилителя...

Номер патента: 466510

Опубликовано: 05.04.1975

Авторы: Григорович, Максименко

МПК: G06F 7/50

Метки: двоичных, разрядных, сравнения, чисел

...1111 С 51 сВХОДНЬСМ дЛ я;1) и 1; (0) - функции, выраоатысваемые блоком 2 сравнения.Блоск срдвснония 2 реалсизует следующие лописчеакие функцпц;д) фусгкцсси вьсбора максимального числа: б) функцИю признасса того, что в г-х разрядах ссравниваемых чисел содержатся все нули;; (О) = а",. э 2 э.г;2",., (4) эгв) функцию признака того, что в 1-х разрядах сравниваемых ицсел содержится более одной единицы: г1) -- а;.Ю;: ,а";. г". 1 . , /а", т,; / ,/р",.гл, Сравнение одноименных разрядов происходит со стороны старших разрядов. Это достигается тем, что На первые входы блоков последовательного опроса старших л-х разрядос всех чисел постоянно подается потенциал Но шине 3 единичного уровня. При анализе и-х разрядов возможны следующие случаи: 40а, во...

Номер патента: 480077

Опубликовано: 05.08.1975

Авторы: Боюн, Козлов, Писарский

МПК: G06F 7/50

Метки: вычисления, произведений, сумм

...модуля 4 сумматора 5 соединен с выходом переноса 8 модуля 4 п-й строки, п-го столбца матрицы 3, Результат вычисления снимается с выходов 12 и 13.Одноразрядный модуль сложения (фиг. 2) содержит последовательно соединенные одноразрядный умножитель 14, полусумматоры 15 и 16 и запоминающие блоки суммы 17 и переносов 18.Выходы переносов умножителя 14 и полу- сумматоров 15 и 16 соединены со входами запоминающего блока переносов 18.Устройство работает следующим образом. . На входы 6 модулей 4 матрицы 3 поступают коды множителя первой пары чисел с регистра множителя 2. На входы модулей 4 поступают коды множимого первой пары чисел с регистра множимого 1. Результаты поразрядного перемножения множимого и множителя запоминаются в модулях 4. На...

Номер патента: 484520

Опубликовано: 15.09.1975

Автор: Курчидис

МПК: G06F 7/50

Метки: классов, остаточных, системе, сложения, чисел

...с выходами первой и второй десятичных матриц сложения, входы первого слагаемого третьей и четвертой десятичных матриц сложения соединены соответственно с выходами первой и второй десятичных матриц сложения, входы блоков элементов ИЛИ подключены к информационным входам устройства, выход блока элементов И соединен с выходом устройства,Известные устройства содержат также комбинационные схемы, которые их усложняют.В предложенном устройстве выход блока управления соединен со входами второго слагаемого третьей и четвертой десятичных матриц сложения, выходы суммы которых подключены соответственно к первому и второму входам блока элементов И. Это позволяет исключить из известного устройства комбинационные схемы, соединенные с выходами...

Номер патента: 485448

Опубликовано: 25.09.1975

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/50

Метки: сложения, чисел

...3кСуммирование двух чисел по различнымоснованиям (на числовом примере) происходит следующим образом. При х = 3, а у = 2определяются суммы (3+2)%Од 1 7 и(3+ 2)ВОц, 5, В первом случае срабатывает только один элемент "И" на соответствующей диагонали матрицы,1, и сигналпоявляется на пятой шине резуЛьтата, чтосоответствует (3+ 2) Я 01 7 = 5, Во .втором случае срабатывают элементы ",И" вматрицах 1 и 2, В матрице 1 сигнал появляется на пятой выходной шине, а в матрице 2 - на нулевой выходной шине, Таккак при сложении по %Од 5 блок управления 8 открывает только элементы "И" 7,которые подключены к выходным шинам сномерами О, 1, 2, 3, 4, сигнал появляется только на одной шине результата с номером О, что соответствует (3+2) %ОЙ5=0,подведена к...

Номер патента: 487387

Опубликовано: 05.10.1975

Авторы: Калмыков, Кириченко, Попов, Скибенко, Сычев

МПК: G06F 7/50

Метки: арифметический, модуль, управляемый

...со входа 33 через элемент И 12 ца вход ,стацовки з Отриггера 1. Это соответствует гюступлению содержимого соседнего младшего ( - 1)-го разряда аоцфметцчсской схемы з К-й разряд, т, е.ЗО сдзцгу вправо.П ц выполнении агой операции ситца-ы цавходах 26, 27 и 28 равны 1. на зходах 29,32 - О,Сдвиг влево происходит аналоги шо прцподаче константына упразляющчй вход32. Величина //;, проходит через элементы1, 22 и 19 на вход установки з 1 трцггера1. При О;,:= 0 сигнал на входе 32 через элементы 21, 12 и 20 поступает на зход установ 45 кц трц.:ела 1 з О. Грц этом ца входах 26,2/ и 28 сигналы пьзць .1, а:.:а зходах 2/т 3 - О.Для озгзццзацци операццч,огц"ского.множа:шя; г входы 27, 8 подается сцгпа45 т, на зхэды 26, 32 ц 33 - константа О. ака вход 29...

Номер патента: 491948

Опубликовано: 15.11.1975

Авторы: Боюн, Козлов, Малиновский

МПК: G06F 7/50

Метки: арифметический, блок

...1, четырех полусумматоров 2 - 5,регистра переносов 6, регистра результата 7 и схемы контроля на нуль 8.Арифметический блок позволяет выполнятьумножение последовательного кода одного 15 числа на один разряд другого, суммированиеполученного произведения с последовательными кодами третьего числа и одновременный контроль суммы на нуль. Для этого последовательный код одного числа со стороны 20 младших разрядов и один разряд другого подаются на входы 9 и 10 одноразрядного умножителя 1, а последовательный код третьего числа подается на вход 11 второго полусумматора 3.Младшие разряды результата умножения свыхода одноразрядного умножителя 1 поступают на вход первого полусумматора 2 и складываются с резульгатами переносов, полученными на...

Номер патента: 491949

Опубликовано: 15.11.1975

Авторы: Астановский, Варшавский, Мараховский, Насибуллин, Песчанский, Розенблюм, Стародубцев, Финкельштейн

МПК: G06F 7/50

Метки: асинхронный, сумматор

...2 хранится код первого слагаемого, па внешних входах 9 и 10 каждого разряда установлены прямое 5 и инверсное значения кода второго слагаеъРОГО, на ВнешРРх ВхоДах 10 и 17 уста д новлеР потенциал О. Триггеры 1 при этом заблокированы, т. е. на обоих пх плечах сигналы равны 1. Все триггеры 3 и 4 также заблокированы, поскольку на одном из плеч триггеров 2 имеется потенциал О. На выхо- О дах 22 и 23 сигналы равны О, а на выходах элементов 5 - 1. На всех входах триггера- индикатора 6 сигналы равны 1, так, что на левом его плече устанавливается сигнал О, а на правом - (выход 21) - 1, На входах 25 11, 12 и 13, 14 1-го разряда установлены соответственно прямое и инверсное значения сигналов переноса в 1-й разряд сумматора (например, прп...

Номер патента: 492873

Опубликовано: 25.11.1975

Авторы: Карнаух, Пелюнский

МПК: G06F 7/50

Метки: вычитания, двоичных, чисел

...числа Вфф = 7и А" = 4, в которь:х появляется "равносил -60 4ный" разряд, вследствие чего оказывается возможным второе преобразование "исключение".В" = 000111 =5 + 2 = 7А" = 000100 = 2+ 2 = 4В" = 000011 = 3А = 000000 = О.Рассматривая полученный результат, можно заметить, что второе преобразованное чисвло А обратилось в нуль, а первое преобрвзоввннсе число В оказалось равным искомой разности.Число В определяем путем слож:.ниячисел В и А, т. е. В" = В+ А, Процесссложения здесь может бь.ть заленен операцией дизъюнкцни, которуюдальнейшембудем называть "объединение",Число А" можно получить путем сдвигачисла А на один разряд в сторону старших разрядов, т. е,А = 000010 = 2,А" = 000100 = 4.Нахождение разности двоичных чиселсводится к...

Номер патента: 514293

Опубликовано: 15.05.1976

Авторы: Борковский, Катков, Романцов

МПК: G06F 7/50

Метки: суммирования

...содержащее комбинационный гг-разрядный сумматор, элементы НЕ и 2 гг полусумматоров, Однако известное устройство не,может быть использовано для,вычисления любого из слагаемых по заданной сумме и второму слагаемому.Целью изобретения является расширение фувкцио 1 нальных возможностей сумматора. В описываемом устройстве это достигается тем, что в нем сумматор содержит в каждом разряде по паре полусумматоров, первые входы которых подключены к первой входной шине слагаемых и к выходу первого элемента НЕвход которого подключен ко второй входной шине слагаемых и выходу второго инвертора своего разряда, инверсные выходы полусумматоров каждой пары подключены соответственно к третьей и четвертой входным шинам слагаемых и через соответствующие...

Номер патента: 516038

Опубликовано: 30.05.1976

Авторы: Кукин, Милославский

МПК: G06F 7/50

Метки: мдп-транзисторах, суммы, формирователь

...1 иг. 2). Высокий уровень напряжения по шине 19 поддерживает в закрытом состоянии проходные транзисторы 11 и 12 и в открытом состоянии - ключевые транзисторы 13, 14 и 18. Блокировочный транзистор 17 в это время открыт по затвору отрицательным уровнем напряжения по шине ".,О. Благодаря этому триггер суммы способен ранить информацию при условии подачи потоянного напряжения - Е по шине 22 относительно шины 21. Динамический режим сложения входных величин а, в и с в схеме обеспечивается при подача сдвинутых друг относительно друга двух последовательностей тактовых импульсов (см.,фиг. 2).При поступлении отрицательного импульса по шине 19 открываются по затворам проходные транзисторы 11 и 12 и закрываются по истокам ключевыа транзисторы 13, 14...

Номер патента: 517893

Опубликовано: 15.06.1976

Авторы: Левитин, Стоенко, Харитонов

МПК: G06F 7/50

Метки: двоичного, суммирования

...9,Один вход сумматора 2 соединен с выходом регистра 1, а другой вход сумматора 2 через элемент ИЛИ 8 соединен с выходами старшей и младшеи групп разрядов регистра. Выход сумматора 2 соединен со входом старшей группы разрядов регистра 3. Входы и выходы регистра 3 второго слагаемого соединены с блоком памяти 9. Выход старшего разряда сумматора 2 соединен со входом триггера переноса 4 и входом триггера переполнения 5, причем выход триггера переноса 4 соединен со входом младшего разряда сумматора 2. Выход сумматора 2 соединен со входом вспомогательного регистра б хранения суммы, а выход регистра б соединен с первым входом основного регистра 7 хранения суммы, Второй вход регистра 7 соединен с выходом младшей группы разрядов регистра 3...

Номер патента: 518767

Опубликовано: 25.06.1976

Автор: Шапиро

МПК: G06F 7/50

Метки: арифметическое, вычислительной, расчета, ткани

...входа 431 не пройдет через элемент 17 на усилитель 21. Триггеры 35 и 36 коммутатора 8 остаются в исе ходном единичном положении, а на выходе блока 9, ак и прежде, по очередному тактовому импульсу вырабатывается вы пульс непереноса, по которому содержие мое приемного регистра 3 (код длины первого настила) суммируется с содержимым сумматора 3.Если признак округления первой загон товки имеется (добавочная клавиша на первом регистре клавиатуры яажата), то на потенциальном входе элемента 17 е высокий отпирающий уровень напряжения,.Поэтому импульс занесения кода первое го настила через элементы 17 и д.9 пою ступает на усилитель 21, с выхода кото. оого через постоянно открьггый по потев циальному входу элемент И 28 коммута тора 8 и элемент ИЛИ...

Номер патента: 518768

Опубликовано: 25.06.1976

Автор: Чистяков

МПК: G06F 7/50

Метки: импульсных, последовательностей, суммирования

...устройства реализуется следующее выражение;т .т .Ю.:.а;1 р, Т Т ТТ1ения 21. При этом через элемент И управления 21 на счетный вход счетчика 2 начинают подаваться сигналы опорной час тотыо, которые вьпопняют.функпию ,заполнения периодов входных сигналов." Очевидно, что частота РВИ должна быть больше частоти ф в несколько раз,Заполнение периода частоты Росуаествлн .ется до момента поступления следующегосигнала на клемму 44.При поступлении следующего сигнала :на клемму 44 этот сигнал проходит на вы ход элемента И управления 18,переводя триггер управления 8 в единичное состо , дние, и через, время, определяемое элемен ф том задержки 36, переводит триггер управления 7 в нулевое состояние. В результате прекращается подача отпирающего...