G06F 7/50 — для сложения; для вычитания

Номер патента: 1529214

Опубликовано: 15.12.1989

Авторы: Калинин, Савран

МПК: G06F 7/50

Метки: двух, запятой, плавающей, суммирования, чисел

...с ь ХОЛОВ 22 и 23 б.10 КЗ 1 О Г 10 ЯЕТ МЗИТсгс П Е Р БОГО Ч И СЛ 2 Н Я И Н фс с) М сп (11. Си 1:. Ы й Ь Х( Л слвигателя 8. Второй коммутзтср 4 мзц с псдаег мантиссу Б.орсго числя нз коро ВхОд блока1. Блок . 0 сиГИЗ 1 ямц 5. Бь ХО. дов 34, 35 через коммутатор 12 кслз сльцгз подя, ня Лвцгзтел 8 цлеои слвигг. : Ня Бхо,.зх б ск; 11 хл 5, Ьссдвиц.ЫЕ ."ЯНТИССЬ. с Ь ПЕРВОМ ТЯКТС блок 10 сцгнзлами с Бьхолов 2 Г), 29 ззля- (.Т б.СКХ1 фН КПИ И:; - Б . ОЧ;) с". ОТ,)СТ Б КЯЧЕСТВЕ КОПЗ)ТОРЯ М а)1 ТЦСС.ЕЛ, 21 Тс 1 Т СРЗБ)Е 1)ИЯ МЯНТЦСС 0.1 РЕ,сЕ.)ЯСТ(5 ,) ЦЯЛЦ 11)О переполнения б.и)кз 11 ц рзненсту р з,;ья"з Бы)и Гс ) я н лк) и зз)с с)И 1 сз( т .я б с ке 10 ,).Г)явления. (я этом сьс тзлте блок,0 2 Н сГ (1 И 3 И с) М ЕП Е 5 Х .Ь Т 3 Т С П 3 Б Ц (. Ц...

Номер патента: 1531090

Опубликовано: 23.12.1989

Автор: Чижухин

МПК: G06F 7/50

Метки: многовходовый, параллельный, сумматор

...( ПП 2 Л ФП 2) Ч П 2 ЧЧ(4 П 1 ЛгП 2) = (фПП 2 ЛПП 1 ЛПП 1 Л ПП 1 Лфйч (4 ПП 2 лпп 1 лпп 1 л п 1) ч (4 Н 12 л пп 1 л пп 1 лЛ) Ч( ПП 2 Л ПП 1 Л П)Ч ( ПП 2 Л ПП 1 Л ПП 2 ЛЛ оЬ) Ч (ф ПП 2 Л ПП 1 ЛП 2) Н (4 ПП 2 ЛПП Л П 1 Л(3)чЧ (4 ПП 2 Л П 1) Ч (4 ПП 2 ЛПП 2 Л ПП 1 М) Ч (4 ПП 2 ЛЛ пп 2 Л п 1)ч (+пп 2 лпп 2 л) ч(4 пп 2 лп 2)чЧ (фпп 2 Л П 1 Л ПП 2 Лос) Ч ( ПП 2 Л П 1 Л П 2) ЧЧ (фпп 2 ЛП 1 ЛП 1 и )Ч 4 П 2 Ч (4 П 1 Л ПП 2 Лф ПП 1 Ы)ЧЧ (4 П 1 ЛОПП 2 лппЛ П 1)Ч (4 П 1 Л ПП 2 Л ПП 1 ЛЪ)чч (+П 1 л пп 2 лп 1) ч (4 п 1 л пп 2 л пп 2 м) чЧ(4 П 1 ЛПП 2 Л П 2)Ч(4 П 1 Л ПП 2 ЛП 1 Л 1)ЧЧ(4 П 1 Л Р 2)Ч(4 П 1 Л П 1 Л ПП 2 л ПП 1 ЛсС ) Чч(4 п 1 лп 1 лпп 2 лп 1) ч (4 п 1 л п 1 лп 1 л п 2)1Ч(4 П 1 Лоп 1 ЛП 1 Л П 1 Л 1 - перенос иэ четвертого разряда,...

Номер патента: 1539769

Опубликовано: 30.01.1990

Авторы: Будишов, Кочемасов

МПК: G06F 7/50

Метки: кодов, накопитель

..., причем количество верных двоичных, знаков этого кода составляет К 1. Мультиплексор 5.Г 1-1 одинраз за каждые Мтактов подключает 1 О к информационному входу В-го регистра 4.Г 1 выход (Б)-го регистра 4.Я.Сигнал управления мультиплексором5.0-1 формируется (Г 1-1)-м КЯ-триггером 7.Г 1-1.15 Ошибка усечения, накопленная в(Г 1-2)-го регистра 4.Г 1-2 через мультиплексор 5,И, Разрядность (Б)-горегистра 4.Г 1-2 равнаК,1 -Р. 1 о 8 (М 1 ). Разрядность второго сумматора 3.2(регистра 4,2) равнаК =В +1 оя МКоличество верных знаков кода навыходе второго регистра 4.2 равно Р.Ошибка усечения, накопленная за Мтактов сигнала на втором выходе блока 6 последовательного деления частоты,устраняется посредством записи во второй,регистр 4.2 кода с выхода...

Номер патента: 1543399

Опубликовано: 15.02.1990

Авторы: Варшавский, Кондратьев, Кравченко, Цирлин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...20 25 и 27, значение "0" на входе элемента НЕ 36 будет сохраняться до тех пор, пока все входы сумматора не возвратятся в инертное состояние.Таким образом, рабочее состояние выходов з и з каждого разряда. устанавливается только после того, как все его входы перейдут из инертного состояния в рабочее. При этом рабочее состояние выходов переноса в следуютщий разряд р и р проверяется в следующем разряде, Так как переход выходов з и з каждого разряда в инертное состояние происходит только после того, как на всех его входах установится инертное состояние, сигналы с выходов з и з могут использоваться в качестве сигналов завершения переходных процессов в сумматоре,Формула изоб ретен ияКомбинационный сумматор, содержащий в каждом разряде...

Номер патента: 1545216

Опубликовано: 23.02.1990

Авторы: Паулин, Полянский, Синегуб, Шуликов

МПК: G06F 7/50

Метки: м-чисел, суммирования

...элементов И-ИЛИ 2 с Б-го по (И+К)-й ЗО формируются сигналы выходных переносов Ов О аПринцип формирования функций переносов Р и С 1 покажем на частном, но практически важном примере построения четырехраэрядного(Б=4) сумматора четырех слагаемых (М=4), у которого число К внешних переносов равно 2 (Е , Р; 0 = Р О = Р )В табл.1-5 приведены значения раз рядных индексов для функций переносаР 2-Р соответственно. В приведенных ниже табл.3-5 в столбцах помещены индексы СФ Э (для третьего и четвертого разрядов) и В (для первых двух разрядов), сумма которых для Р. по некоторой строке1с учетом веса разряда дает перенос в 2.-й разряд. Например, для переноса в четвертый разряд по первой строке табл.З) имеем 2 2 + 4. 2 О = 8 либо 2 2" + 5 2 = 9,...

Номер патента: 1545217

Опубликовано: 23.02.1990

Авторы: Баранов, Шикин

МПК: G06F 11/30, G06F 7/50

Метки: матричный, сумматор

...значеНия при сохранении возможности изменения в избыточном коде режима В одНого разряда из числа первого и пято 1 а и двух разрядов из числа второго,третьего, четвертого.В первом режиме В = 00) матричНый сумматор работает следующим образом.При поступлении на входы 1 и 2слагаемых матричного сумматора кодовоперандов Х и У совместно с сигналомпризнака операции на входе 3 кодыоперандов Х и У через коммутаторы 1 Ои 11 поступают на входы группы элементов ИЛИ 14 и группы элементов И15. При этом на выходе результатаузла 20 суммирования Формируется код 45цифры2 = (Х + Т 3 тпос 14,а на выходе переноса узла 20 суммирования - код цифрыО, при (Х + У)(4;Р =1, при (Х+ Т 4 Коды этих чисел соответственно через коммутаторы 22 и 30 поступают на выходы 31...

Номер патента: 1550511

Опубликовано: 15.03.1990

Авторы: Галкин, Коноплянко, Федосюк, Щербак

МПК: G06F 7/50

Метки: алгебраического, накопительного, суммирования

...поло -жительных или отрицательных чисел,Проиллюстрируем на примерах наиболеесущественные варианты процессов накопительного суммирования в устройстве,П р и м е р 1.Пусть на вход 1 подан"0" и необходимо получить сумму четырех положительных 3-разрядных чисел:2, 7, 1 3.сигнал иэ п-го разряда счетчика 6инвертируется элементом НЕ 8 и поступает на выход 11, Сформированный кодрезультата будет (001101), что соответствует лесятиричному числу 13и ожидаемому результату суммирования,Если на входе 1 имеется "1" устройство по сложению положительных чисел работает аналогично, так как навыходе элемента И 4 присутствует "0"П р и м е о 2, Лчсть на входе 1имеется "0" и необходимо получитьсумму четырех отрицательных 3-разрядных чисел -2,-7, - 1,...

Номер патента: 1552176

Опубликовано: 23.03.1990

Автор: Якунин

МПК: G06F 7/50

Метки: вычитания, десятичных, чисел

...что в зависимостиот сигнала переноса с сумматора 3 наего входах второго слагаемого устанавливается либо число "15", либочисло "12", которое суммируется с первым слагаемым, скорректированнымтакже по старшему разряду, и на выходах трех младших разрядов сумматора4 образуется двоично-десятичный код(2, 2, 2 ), а самый старший разряд84 является сигналом переноса дляпромежуточных вычислений или сигналомформирования знака разности черезтриггер 7.О 1 001Ы Зна (ра нос отр 6) 7) на лючееиггеигнал Б 4 = 0 вклю"торый через элемен"1 инвертирует чис" 3тановится равной0 триггера указыва. В этом случае чает триггер.7. ты ИСКЛОЧАа 1 ЕЕ ло Н и разность "24", а сигнал ( ет знак: "-24". м ев Редактор В,Петраш орректор С.Черни Заказ 3 Тир Подписноеениям...

Номер патента: 1557561

Опубликовано: 15.04.1990

Авторы: Костров, Луканов, Низовой

МПК: G06F 7/50

Метки: накапливающий, сумматор

...Когда код двоичного числа счетчика 3 станет равным коду двоичного числа предварительндй записи,поступающего на блок элементов сравнения 5, тогда с выхода (А=В) блокаэлементов сравнения 5 снимается сигнал "1". Этот сигнал инвертируется. элементом НЕ 6 и поступает на входтриггера 7.Триггер 7 переключается, Прохождение тактовых импульсов через элементИ 8 на счетчик 3 прекращается, таккак с переключением триггера 7 с еговыхода на первый вход элемента И 8поступает напряжение "О",Так перед началом суммированияосуществляется запись счетчик 3 кодазаданного двоичного числа.Далее на вход сумматора 1 поступает код двоичного числа, который складывается с содержимым счетчика 3.Полученная сумма записывается врегистр памяти 2 в момент спада...

Номер патента: 1559342

Опубликовано: 23.04.1990

Автор: Сурнин

МПК: G06F 7/50

Метки: переносом, последовательным, сумматор

...21, а также на входе переноса сумматора 21. На входах сумматора 22 значения сигналбв сохраняют55 сл . На выходе 38 суммы сумматора 22 устанавливается значение третьего разряда результата, на выходе переноса сумматора 22 и, соОТВетственно, на выходе переноса сумматора 20 - эначениепереноса по результату сложения всумматоре 22. На первых входах элементов И 5 и 11 устанавливаются единичные сигналы соответственно, черезвторье входы элеменэов ИЛИ 1 и 1 наПЕРВОМ И ВТОРОМ ОСНОВНЫХ ВХОДаХ, СУМматора 20 устанавливаются значения А иВсоот.ветственно,1 акт пятый. На входах сумматора 22и наль 1 (если они были) выпадают. Навыходах сумматора 22 и входах суммато"р;: 20 значения си алов сохраняются,На выходе 36 суммы сумматора 20 уста вливается...

Номер патента: 1559346

Опубликовано: 23.04.1990

Авторы: Бобровский, Воеводин, Мелаев, Трубицын

МПК: G06F 11/10, G06F 7/50

Метки: деления, самоконтролем

...в каком-либо цикле очереднойостаток окажется отрицатепьньп, тоблок 13 управления переходит из состояния А в состояние А. Это означает, что выбранный из блока 4 код наединицу мпадшего разряда больше.истинного. Поэтому содержимое вычитающего счетчика 6 уменьшается на единицу и к содержимому регистра 1 с помощью сумматора-вычитателя 9 прибавляется делитель (происходит восстановление остатка), Далее блок 13 управления переходит в состояния А,. и циклделения повторяется,Если в каком-либо цикле деления значения р разрядов предварительного кода частного равны О, то на выходе элемента И 16 появляется сигнал "1", свидетельствующий об ошибке или сбое в работе блока 4, С выхода элемента И 16 сигнал ошибки поступает на вход элемента ИЛИ 18, на...

Номер патента: 1562905

Опубликовано: 07.05.1990

Авторы: Гдзелишвили, Латибашвили

МПК: G06F 7/06, G06F 7/50

Метки: вычитания

...на счетный вход триггера 3 , к оторый , перебросившись дв а раза , фо рмируе т в ременно Р интервал , и роп о рцио валь ный ра з но 1. ти двух чисел , в о в ремя которого разрешается п рохожд ение импульсов с генератора 1 через элемент И 1 5 на выход 3 9 ус тройс т в а , От того , на каком иэ выходов ( 3 7 или 3 8 ) сигнал появится первым , судят о том , какое и э двух чисел больше .Определение эк с трем аль ных значений Функций происходит параллельно и роцедуре определения разности двух чисел , В циклах , и ри которых содержание счетчика ( уменьша емого ) 1 1 больше с од 1 ржимо го счетчика (в ычит а емо г о ) 1 0 , сигналы переполнения счетчика1 предшествуют сигналам переполнения счетчика 1 О . Сигналы переполнения счетчика 1 1...

Номер патента: 1564615

Опубликовано: 15.05.1990

Авторы: Антонов, Васильев, Клименко, Храмов

МПК: G06F 7/50

Метки: ассоциативное, массива, суммирования, чисел

...разрядного среза записывается в регистр 21. Решение о наличии ассоциативных признаков суммы и переносов происходит на основе анализа границы между нулями и единицами в регистре 21. Если йоследняя единица - в нечетном разряде, то она поступает на первый вход элемента И 22, на второй вход которого поступает единица с инверсного выхода следующего разряда. Если последняя единица - в четном разряде, то на вторые входы элементов И 22 поступает "0" и на выходах элементов И 22 будет "0". Признак суммы с вы64615 6 как в устройство поступит очередной массив слагаемых из блока 10 5 в20 Сформированные переносы по сигналу из распределителя 10 синхросигналов записываются в регистр 28 переносов блока 7 запоминания суммы и перено. - сов. По сигналу из...

Номер патента: 1564616

Опубликовано: 15.05.1990

Авторы: Бенашвили, Вашакидзе, Имнаишвили, Натрошвили

МПК: G06F 7/50

Метки: накапливающий, параллельный, сумматор

...код 0000 (при этом пятый разряд сумматора переходит в единичное состояние).Для вычитания двоичных операндов разрешающий сигнал подается на входы 20 14 и 15, В результате вторые элементы И 4 и ИЛИ-НЕ 6 оказываются подготовленными для приема информации, Приэтом на выходе второго элемента И 4 первого разряда присутствует низкий 25 потенциал, поскольку на его третий вход постоянно подается низкий потенциал с входа 9. Предположим, что в разрядах сумматора предварительно введено уменьшаемое, представляющее 30 собой кбд 10000. Разряды вычитаемого операнда подаются на информационные входы 11 -11, сумматора. Предположим, что вычитаемое представлено ко-дом 0111. В первом разряде единица на первом входе второго элемента ИЛИНЕ 6...

Номер патента: 1566343

Опубликовано: 23.05.1990

Авторы: Боженко, Мешков

МПК: G06F 7/50

Метки: вычитания

...АЛБ, и сформированнаясумма инкрементируется (фиг. 2 д).По уровню О на своих первых входахсумматоры 5 передают код с информационного выхода АЛБ 4 на вход регистра 2 без инверсии. По следующему от,рицательному Фронту СИ этот код заносится в регистр 2 .(,Фиг. 2 ж), а в регистр 1 заносятся следующие операнды. Код на выходе 13 сопровождаетсяинверсным сигналом соотношения операндов (фиг,2 з), который формируется на выходе 14 из сигнала переноса.При АВ .АЛБ сигнал переноса не вырабатывает, и после установки в 1сигнала СИ инверсный выход триггера 6также остается в состоянии 1. Сумматоры 5 передают на вход регистра инверсию кода с информационных выходовАЛБ. При А = В на информационных выходах АЛБ Формируется код "Все единицы", которьпс...

Номер патента: 1569822

Опубликовано: 07.06.1990

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: двоичном, единиц, количества, подсчета, числе

...половину входов преобразователя 4 посылаются инверсные значения выходов матрицы 10.Работа преобразователя 4 уплотненного кода в код количества единиц описывается следующими Формулами (дляслучая п=8);а,=Ь,;а,=Ь, Ь;а=Ь, Ь,ЧЬ Ьб;а=Ь, Ь,1 Ь,ЬЬ, Ь,уЬ,Ь 7,где Ь,ЬЬ.Ь 7 - сигналы на входах преобразователя 4;а,а , 1,а З - Сигналь 1 на вь 1- ходах преобразователя 4,Сигналы через выходной регистр 2поступают на выходы 6. В результатена выходах 6 устройства образуетсякод количества единиц во входном числе. ИнФормация о соотношении нулей иединиц на входе 11 может быть обеспечена аналоговыми пороговыми элементами,Формула из о бретенияУстройство для подсчета количестваединиц в двоичном числе, содержащее входной регистр, выходной регистр,...

Номер патента: 1571575

Опубликовано: 15.06.1990

Авторы: Виговский, Маркин, Попов, Теткин

МПК: G06F 7/50

Метки: вычитания, сложения

...1. Выбор результата с выхода вычитателя 2 производится коммутатором11, если на выходе заема вычитателя2 формируется сигнал С, равныйесли равен "О", то выбирается результат с выхода вычитателя 3. Признаки,формируемые блоком 13 определяютсясигналами О М, О р, С, Ситрехразрядным кодом выполняемой операции ХопВ режиме выполнения операций операций сложения и вычитания модулейдвоичных чисел на выходе Ы, блока 8устанавливается сигнал, равный "0",Блоки 9 и 10 воспринимают знаки Аи 02 как положительные, т.е. О,0 = О. В остальном данный режимсовпадает с режимом сложения и вычитания двоичных чисел.1 В режиме выполнения операции сложения двоичных кодов сигнал Хрспринимает значение логической "1" и на выход 15 через коммутатор 12 поступает старший...

Номер патента: 1571576

Опубликовано: 15.06.1990

Авторы: Геращенко, Грачев, Иванова

МПК: G06F 7/50

Метки: блок, параллельного, переносов, сумматора, формирования

...элементами 7 и 8, ПриН -- Н == Н- "1 на выходеэлемента И 7 устанавливается значениелогической единицы, а на выходе элемента И-ИЛИ-НЕ 8 - значение логического нуля. В этом случае транзистор3 закрь;т, транзисторы 4 и 5 такжезакрыты (так как при Н л = 1 Р= В== О), а транзистор 9 открыт, и сигнал на выход 16 блока проходит только с входа 11 блока через элементыНЕ 10 и транзистор 9. При Н,НН= 0 на выходе элемента И 7устанавливается значение логического нуля, транзистор 9 закрывается,и сигнал на выход 16 блока может поступить только по цепи последовательного переноса, образованной разрядными звеньями 2. Если Н= О, то навыходе элемента И-ИЛИ-НЕ 8 устанавливается значение логического нуля,транзистор 3 закрывается, но...

Номер патента: 1571577

Опубликовано: 15.06.1990

Автор: Марченко

МПК: G06F 7/50

Метки: двоичный, параллельный, сумматор

...Р, и Р,так как воздействие на В-вход триггера 3 ( + 1 ) сигналом Р; +, продолжается после снятия сигнала до установления триггеров 3 (1 + 1) и2 ( + 1) в ноль,После установления триггеров2 , 3в ноль сигнал с 1 равенединице, и если в ячейке 1 (х - 1)имеется условие возникновения сигнала переноса Й 1 ф(й 1; 11 ф 1-а)сигнал Р;на выходе элемента ИЛИ7 (. - 1) становится равен единицеи устанавливает по Б-входу н единицутриггер 3 (1), Поскольку на предыдущем этапе распространения переносаи инверсного переноса триггеры 2 .и 3 (5.) были установлены в ноль, итриггер 2 (х) сигналом Р; 1 в единицу не устанавливается, перенос изячейки 1 ( - 1) в ячейку 1далее н ячейку 1 ( + 1) не распространяется,Из описанного ныне следует, чтоперенос Р в любой...

Номер патента: 1571578

Опубликовано: 15.06.1990

Авторы: Авгуль, Егоров, Супрун

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...во множестве входных сигналов х х хЛогические Аункции г Гз реалио 3 зуются устройством в соответствии со следующими выражениями: г, =, О+,;Г, = Ц 9 4 О+ Ц 2 О+ Уу ЧъУ 3Д+ 11,Ч: Ц) 11О+ .3 14 М+1 Ч Ц 21 142- ф Ч 9,ц = М (х х в хв хд) а 2 г = М (х, хб, х х)4 = х 5 Ю хб З ху Ю хь, М) - Функция мажоритарногоэлемента с порогом два, т,е. третий входами устройства, с четвертого по шестой входы которого соединены с первого по третий входамивторого элемента И-НЕ, седьмой входустройства соединен с четвертыми входами первых мажоритарного элементаи элемента И-НЕ и с четвертым входомчетвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, восьмой вход устройства соединен с четвертыми входами пятогоэлемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА,вторых мажоритарного...

Номер патента: 1575170

Опубликовано: 30.06.1990

Авторы: Заболотный, Максимов, Петричкович, Филатов

МПК: G06F 7/50

Метки: двоичный, одноразрядный, сумматор

...выходах 12 и 13+ (а;О+Ь;) 1;Я = 1;.,ЯК;=1;, 3(а;9 Ь;);8 = 1 9 К =1, (+)(а;ЮЬ,).Благодаря наличию,цвух выхоцовосумм Я; и 8, и двух выходов переносов 1. и 1 ф сумматор позволяет(Формировать два комплекта сумм и переносов: один при условии, что входящий в группу перенос равен нулю,а другой при условии, что входящий.перенос равен единице, Таким образам, "предлагаемый сумматор может бытьиспользован при построении условногосумматора (см, фиг,2),Формула изобретенияОдноразрядный двоичный суюазор, содержащий элемент РАВНОЗНАЧНОСТЬ, блок Формирования суммы и блок формирования перекоса, причем входы слагаемых сумматора подключены к.входам элемента РАВНОЗНАЧНОСТЬ прямой и инверсный выходы которого соединены соответственно с первыми и вторыми входами...

Номер патента: 1575171

Опубликовано: 30.06.1990

Автор: Тимошкин

МПК: G06F 7/50

Метки: 5421, десятичный, коде, одноразрядный, сумматор

...причем выходы разрядов трехразрядного двоичного сумматора соединены с первыми входами соответствующих разрядов корректирующего трех- разрядного двоичного сумматора, выходы разрядов которого соединены с выходами разрядов десятичного сумматора с первого по третий, выход четвертого разряда которого соединен с выходом сумматора по модулю два, первый, второй и третий входы блока формирования сигнала коррекции соединены с выходами соответственно первого, второго и третьего разрядов трехразрядного двоичного сумматора, а выход годключен к вторым входам первого и второго разрядов корректирующего треХраЗ - рядного двоичного сумматора, входу первых, вторых и третьих разрядов первого и второго операндов десятичного сумматора соединены...

Номер патента: 1575172

Опубликовано: 30.06.1990

Авторы: Авгуль, Супрун

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...сумматор работает следующим образом,На входы 6 .9 подаются двоичные переменные х. хсоответственно, На выходе 10 реализуется логическая функция Значения логических функций, реализуемых четырехвходовым одноразрядным сумматором, представлены в таблице. х/6 х /7 х/8 х/9 Г/12 Г/11 йо/10 25 й = х х 9 хЯ Формула изобретения Четырехвходовый одноразрядный сумматор, содержащий элемент И и элемент СЛОЖЕНИЕ ПО МОДУЛЮ 2, выход которого соединен с выходом суммы сумматора, а -й вход (=1,2,3) соединен с 30 Е = К(К(х,х,х,х )к х х хххЧх хххЧхххх 4 Ух хух х) х-м входом сумматора, четвертый вход 35соединен с четвертым входом сумматора и первым входом элемента И, выход соответствующая сигналу младшего переноса, На выходе 12 реализуется логическая...

Номер патента: 1578709

Опубликовано: 15.07.1990

Авторы: Гайда, Квитка, Кожемяко, Короновский, Стратиенко

МПК: G06F 7/49, G06F 7/50

Метки: двоичных, суммирования, чисел

...кодами, а результат в виде четных С 1 и нечетных С разрядов на выходах 30, 32 и 31, 33 - только в дополнительном модифицированном коде. Если числа А и В представлены в дополнительных модифицированных кодах, то на входах 26, 28 и 27, 29 задания режима устройства должны быть нулевые, сигналы. При этом результат суммирования С (четные С и нечетные С разряды) также представлены в дополни 5157870тельном модифицированном. коде. Если число А представлено в обратном модифицированном коде а число В - в дополнительном модифицированном коде,то на входах 26, 28 задания режима5устройства должен быть единичныйсигнал, а на входах 27 и 29 нулевойсигнал, При этом, если число А отрицательное (отрицательные четные А 1 и нечетные А разряды), а число В...

Номер патента: 1578710

Опубликовано: 15.07.1990

Авторы: Квитка, Кожемяко, Стратиенко

МПК: G06F 7/49, G06F 7/50

Метки: накапливающий, параллельный, сумматор

...входные мультиплексоры 31-3 я поступят на вторые входы элементов , 2-2 НЕРАВНОЗНАЧНОСТЬ, Все элементы 2 -2 тех разрядов, в которых слагаемое содержит "1", устанавливаются в состояние "1". При этом триггеры в 1 и остаются в прежнем состоянии, несмотря на присутствие "1" на их счетных входах, Триггеры 1 -1 изменяют свое состояние в том случае, .когда элементы 2-2 НЕРАВНОЗНАЧНОСТЬ соответствующих разрядов переходят из состояния "1" в состояние "0. При следующем такте. сигналы, присутствующие на входах 5-5сумматора, снимаются. Элементы 2-2 НЕРАВНОЗНАЧНОСТЬ, находящиеся в состоянии "1", переходят в состояние "0", Триггеры 1-1 соответствующих разрядов переходят в состояние "1". Четные разряды в "сжатом" виде первого операнда ("1111") будут...

Номер патента: 1580348

Опубликовано: 23.07.1990

Авторы: Ильин, Кравченко, Юсупов

МПК: G06F 7/50

Метки: комбинационный, м-разрядный, сумматор

...И нулевого узла суммирования, вторые входы которых соединены с входом нулевого разряда второго слагаемого сумматора, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ каждого узла суммирования соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ этого узла суммирования, выходкоторого является выходом соответствующего разряда суммы сумматора, выход первого элемента И -го узласуммирования соединен с первым входом первого элемента ИЛИ -го узласуммирования, второй вход которогосоединен с выходом второго элементаИ -го узла суммирования, вход переноса сумматора соединен с первымивходами третьих элементов И 1-х узлов суммирования и первым входомэлемента И узла переноса, выход которого соединен с первым входом элемента ИЛИ узла переноса, второй...

Номер патента: 1580349

Опубликовано: 23.07.1990

Авторы: Ильин, Кравченко, Юсупов

МПК: G06F 7/50

Метки: комбинационный, м-разрядный, сумматор

...бы одно значение Р0 (1 с = О 1.-1), т.е. хотя быв одном разряде, предшествующем -му,разряды слагаемых имеют одинаковыезначения (А 1, = О, В = О или А = 1,В 1, 1). При этом входной переносне оказывает влияния на формированиео = Ао Во 6 С Выходной перенос сумматора формируется на элементах И 13 и ИЛИ 14 в соответствии с выражениемоСон = С м+ СдиРо Р,Р и выдается на выход 15. 30 Формула изобретенияМ-разрядный комбинационный сумматор, состоящий из М узлов суммирования и узла переноса, содержащего элемент И и элемент ИЛИ, выход кото - рого соединен с выходом переноса 4 О сумматора, причем все узлы суммирования содержат два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, а д-й узел суммирования (где= 1,2. М) дополнительно содержат три элемента И 45 и...

Номер патента: 1580350

Опубликовано: 23.07.1990

Автор: Дровянников

МПК: G06F 7/50

Метки: последовательных, суммирования, чисел

...импульс,который осуществляет прибавлениеединицы к его содержимому, если данное число относится к первым К числам, или осуществляет вычитание единицы, если данное число относитсяк последним (ис) числам. После выработки и сигналов распределитель 3импульсов останавливается, а послеокончания сигнала синхронизации подачи последовательных чисел на входе1.0 он устанавливается в исходное положение. Частота генератора 1, задающего длительность и частоту сигналовна выходе распределителя 3 импульсов,выбирается исходя иэ быстродействияэлементов, а длительность сигналасинхронизации подачи последовательных чисел на входе 1 О формируется стаким расчетом, чтобы за время егодействия успевали выработаться всеп сигналов распределителя 3 импульсов.При...

Номер патента: 1582187

Опубликовано: 30.07.1990

Авторы: Баранов, Шикин

МПК: G06F 7/50

Метки: матричный, сумматор

...пропускает на входы узла 14 кодых(х + 2)птод 4 = 1;уз (у - 2)птой 4, щ 2При этом на выходах результата ипереноса узла 14 формируются кодыг. - 3;р -0Пороговый элемент 23 ошибки необнаруживает и элемент И 7 остаетсяоткрытым.На выходе результата узла 15 фор"мируется кодг ф (г + св)птос 14 = 1. 2187Этот код записывается в регистр22 по очередному тактовому импульсучерез элемент И 13, Но из-за неисправности этого регистра в него записывается код г = 0000.ОТакой же код формируется и на выходе узла 16, что обнаруживает пороговый элемент 24.10 По сигналу с выхода элемента И 7на регистр 19 записывается код 0,который затем через элементы И группы26 поступает на вход узла 27 дешифрации, на выходе которого формируется код переноса р = 0. Узел 29...

Номер патента: 1587496

Опубликовано: 23.08.1990

Авторы: Квитка, Короновский, Лебедева, Лужецкий, Стахов

МПК: G06F 7/49, G06F 7/50

Метки: накапливающий, параллельный, сумматор

...вход второго сумматора 26,по модулю два поступает потенциалЛог, О" (Лог. 1 п) и на его выходеформируется потенциал пЛог, О (Лог.1 ), который поступает на второйвход второго элемента И 24, При несовпадении (совпадении) двух "Лог.1"на входе второго элемента И 24; наего выходе формируется потенциал"Лог.О" (Лог,1) и на шине переноса формируется сигнал заема г, = О(г; =1). В момент поступления повходу 3 счетного импульса триггер 22переключается в противоположное состояние.При вычитании в прямом коде, в случае, когда уменьшаемое меньше вычитаемого, возникают заемы в триггеры18 и 19 знака, предварительно установленные в нулевое состояние, которые в виде единиц заема распростра-,няются в мультиплексоры 16 и, 1 7.С их помощью триггеры 18 и 19...