Устройство для формирования группового переноса

(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯГРУППОВОГО ПЕРЕНОСА(57) Изобретение относится к автоматике и вычислительной технике и можетбыть использовано при разработке устройств сложения, арифметико-логических устройств и ти. в составе интег,801335981 ральных схем на КИДП-транзисторах иотличается малым количеством используемых транзисторов. Цель изобретения - упрощение устройства. Устройство содержит тп идентичных разрядов 1,(1 = 1,2 гп), выполненных на ИДПтранэисторах и-типа проводимости. Навходы 14; и 15, поступают значенияд-х разрядов соответственно первогои второго чисел, на входы 12, и 13;их инверсные значения. На входы 21и 22 поступают соответственно инверсное и прямое значения входного переносаСигнал группового переноса иего инверсное значение формируютсясоответственно на выходах 17 и 18,к которым подключены транзисторы 24и 25 второго типа проводимости. 5 ил, 1335981Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах суммирования, вычитания и сравнения,Цель изобретения - упрощение устройства.На фиг,.1 представлена принципиальная схема устройства; на фиг,2-5 возможные состояния одного иэ разрядов.Устройство состоит из ш идентичных разрядог 1 г-й разряд (г=1,2гп) содержит последовательно соединенные первый и второй МД 11 в транзисто 2 и 3 д-типа, подключенные истоком транзистора. 2 к первому входу 4 разряда и стоком транзистора 3 к первому выходу 5 разряда, третий МДП-транзистор 6 п-типа, включенный между общей точкой соединения транзисторов 2 и 3 и вторым выходом 7 разряда, последовательно соединенные четвертый и пятый ЩП в транзисто 8 и 9 п-типа, подключенные истоком транзистора 8 к первому входу 4 разряда и стоком транзистора 9 к третьему выходу 10 разряда, шестой МДП-транзистор 11 п-типа, включенный между общей точ - кой соединения транзистора 8 и 9 и выходом 7 разряда. Затвор транзистора 2 подключен ко второму входу 12 разряда, затворы транзисторов 3 и 11 подключены к третьему входу 13 разряда, затвор транзистора 8 подключен к четвертому входу 14 разряда, затворы транзисторов 6 и 9 подключены к пятому входу 15 разряда, первый вход 4 ш-го разряда подкпючен к шине 16 нулевого потенциала, вход 4 г.-го разряда подключен к выходу 7 (г+1) - го разряда, выходы 5 всех разрядов подключены к первому выходу 17 устройства, выходы 10 всех разрядов подключены ко второму выходу 18 устройства, между выходом 7 разряда 1, и выходом 17 устройства включен первый входной МДП-транэистор 19 п-типа, между выходом 7 разряда 1, и выходом 18 устройства включен второй входной МДП-транзистор 20 п-типа, затворы транзисторов 19 и 22 подключены соответственно к первому 21 и второму 22 входам устройства, между шиной 23 питания и выходом 17 устройства включен первый 1 ИП-транзистор 24 р-типа, затвор которого подключен к выходу 18 устройства, между шиной 23 питания и выходом 18 устройства включен второй1015 На выходе 18 формируется инверсное значение выходного переноса РВозможные состояния г-го разряда проиллюстрированы на фиг.2-5, где проводящее состояние транзисторов обозначено замкнутым контактом, а закрытое - разомкнутым. Предположим, что на входе 4 г-го разряда присутствует низкий логический уровень.При поступлении значений А, = 1, В, = 1 (фиг.2) на выходе 10 д-го разряда формируется низкий логический уровень через проводящие транзисторы 8 и 9. При этом открывается транзистор 24, обеспечивающий формирование высокого логического уровня на выходе 17 устройства, и закрывается транзистор 25.При поступлении значений А; = О, В, = 0 (фиг.3) на выходе 5- го разряда формируется низкий логический уровень через проводящие транзисторы 2 и 3. При этом открывается транзистор 25, формирующий высокий логический уровень на выходе 18, и закрывается транзистор 24.Таким образом, транзисторы 24 и 25 образуют контур положительной обратной связи, который обеспечивает формирование высоких логических уровней на выходах 17 и 18 устройства.При поступлении значений А, = О, В, = 1 (фиг,4) или А, = 1, В= 0 (фиг,5) низкий логический уровень пе. редается со входа 4 на выход 7 1-го 5 30 35 40 45 50 55 МДП-транзистор 25 р-типа, затвор которого подключен к вггходу 17 устройства.Рассмотрим работу устройства при формировании сигнала группового переноса при суммировании гп-разрядных двоичных чисел Л = АЛЛ, и В = В В ,Б,.На вход 14, г-го разряда (г1,2тп) поступает значение А 1, на вход 15; - В на входы 12 и 131 1 соответственно Л, и В,. На входы 21 и 22 поступают соответственно инверсное и прямое значения входного переноса Р и Р. На выходе 17 реализуется функция, соответствующая значению выходного переноса: Рм = (Л,В +(Л + В )(А, В +1335981 41 с = 1,тп, тп - разрядность операндов)соединен со стоком второго ИДП - транэ ис тора п-типа 1 - го разряда, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержитвторые МДП-транзисторы и- и р-типа ив каждом разряде содержит третий,четвертый, пятый, шестой ИДП-транзисторы п-типа, причем вход инверсии переноса устройства соединен с затворомвторого МДП-транзистора п-типа, исток которого соединен с истоком перного МДП-транзистора п-типа, сток которого соединен со стоками третьихМДП-транэисторов и-типа разрядов,затвором первого МДП-транзистора ртипа, стоком второго МДП-транзисторар-типа устройства и выходом инверсиипереноса устройства, сток второгоИДП-транзистора и-типа соединен состоками четвертых МДП-транзисторов разряда через проводящие транзисторысоответственно 2, 6 или 8, 11. Приэтом выходы 5 и 10 ь-го разряда отключены.В случае выполнения условия А; + В, = 1 (1 = 1,2,гп) низкий логический уровень передается через все разряды на выхоц 7 1-го разряда и состояние выходов 17 и 18 устройства определяется информацией на 1 О входах 21 и 22 устройства, соответствующей значению входного переноса Р. При поступлении на вход 21 значения Р = 1, а на вход 22 - значения Р = 0 на выходе 17 устройства форми руется низкий логический уровень (Р, = О), а на вьгходе 18 - высокий (Р = 1) . При поступлении на вход 21 значения Р = О, а на вход 22 - значения Р = 1 на выходах 17 и 18 форми руется соответственно высокий (Р =1) и низкий (Р, = 0) логические уровни.Другим вариантом реализации предлагаемого устройства является исполь зование в качестве транзисторов 2, 3, 6, 8, 9, 11, 20 и 19 МДП-транзисторов р-типа и в качестве транзисто- . ров 2 ч и 25 - МДП-транзисторов и-типа. При этом шины 16 и 23 подключа- ЗО ются соответственно к шинам питания и нулевого потенциала.Увеличение разрядности обрабатываемых чисел может производиться каскадным включением устройства (фиг.1). 35 При этом выходы 17 и 18 младшего каскада подключаются соответственно ко входам 22 и 21 старшего.Получение инверсных значений чисел, подаваемых на входы устройства, 40 во многих случаях может быть осуществлено беэ дополнительных аппаратных затрат (например, при считывании информации из регистров, имеющих, как правило, прямой и инверсный выходы) . 45 Формула изобретенияУстройство для формирования группового переноса, содержащее первые МДП- транзисторы и- и р-типа и содержащее 50 в каждом разряде первый и второй МДП-транзисторы п-типа, причем вход переноса устройства соединен с затвором первого МДП-транзистора п-типа, исток которого соединен со стоком первого МДП-транзистора и-типа первого разряда, исток первого МДП-транзистора и-типа 1-го разряда (где п-типа разрядов, затвором второгоМДП-транзистора р-типа, стоком первого МДП-транзистора р-типа и выходомпереноса устройства, исток четвертогоМДП-транзистора п-типа 1-го разрядасоединен с истоком первого МДП-транзистора п-типа 1-го разряда, затворкоторого соединен с затвором третьего МДП-транэистора и-типа 1-го разряда и входом прямого значения 1-горазряда первого операнда устройства,вход инверсного значения 1-го разряда первого операнда устройства соединен с затворами четвертого и пятогоМДП-транзисторов п-типа Е-го разряда, сток пятого МДП-транзистора итипа 1-го разряда соединен со стокомпервого ИДП-транзистора Е-го разряда, стоки первых МДП-транзисторовп-типа с ш-го по второй разряды соединены с истоками второго и шестогоМДП-транзисторов п-типа соответственно с (гп)-го по первый разряды, истоки второго и шестого МДП-транзисторов п-типа ш-го разряда соединеныс шиной нулевого потенциала устройства, истоки первого и второго МДПтранзисторов р-типа соединены с шинойпитания устройства, затворы шестогои второго ИЦП-транзисторов п-типа1-го разряда соединены соответственно с прямым и инверсным значением1-го разряда второго операнда устройства, сток шестого транзистора и-типа 1-го разряда соединен с истокамитретьего и пятого транзисторов и-типаЕ-го разряда.1335 ОЯ 1 Составитель М.Есениктор Н.Егорова Техред М.Ходанич ектор С.Шекмар дписное по дел113035, Моск тная, 4 чл,Производственно-полиграфическое предприятие, г. Ужг 5 10 аказ 4048/43 ВНИИПИ Госуда ам иТираж 672 Пственного комитета СССРобретений и открытий