Устройство для преобразования двоичного равновесного кода в полный двоичный код

)5 Н 03 М 7/02 ЕН ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЭОБ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1(56) Авторское свидетельство СССР В 1078613, кл. Н 03 М 7/02, 1982.Авторское свидетельство СССР У 797069, кл. Н 03 М 7/02, 1979.(54)(57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО РАВНОВЕСНОГО КОДА В ПОЛНЫЙ ДВОИЧНЫЙ КОД, содержащее элемент задержки и счетчики, вход первого счетчика является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия устройства; в него введены пороговый блок, ключ, блок памяти, сумматор и хронизатор, объединенные входы порогового блока, хронизатора и счетИзобретение относится к электросвязи и можетбыть использовано в системах передачи информации и вычислительной технике,Цель изобретения - повыщение быстродействия устройства.На чертеже показана структурная схема устройстваУстройство содержит пороговый блок 1 элемент 2 задержки, третий счетчик 3, блок 4 памяти, ключ 5, сумматор 6, второй счетчик 7 и блок 8 управления, выполненный на хронизаторе 9 и первом счетчике 10.Устройство работает следующим образом. ный вход второго счетчика подключены к входу устройства, выход порогового блока соединен непосредственно со счетным входом третьего счетчика и через элемент задержки с управляющим входом ключа, выходы второго и третьего счетчиков соединены соответственно с первыми и вторыми адресйыми входами блока памяти, выход которого соединен с информационным входом ключа, выход ключа соединен с информационным входом сумматора, первый - четвертый выходы хронизатора соединены с управляющими входами соответственно второго, третьего счетчиков, блока памяти и сумматора выход пер- а Фе вого счетчика соединен .с входами установки в "0" второго, третьего, счетчиков и сумматора, выход сумматора является выходом устройства. Пусть, для определенности, на вход устройства последовательно поступают символы (сигналы) комбинации 100101 двоичного Н-значного кода с посто-,. янным весом К-З.Первый (нумерация разрядов и едио ниц в комбинации осуществляется справа налево) символ 1 запускает блок 8 управления, запоминается в счетчике 7 ч и в виде двоичного кода воздействует на блок 4 памяти. На другие входы бло- ффффф ка 4 воздействует двоичный код счетчика 3, в котором запоминается в 1 одной единичный сигнал после прохождения им порогового блока 1 (на выход порогового блока 1 проходят только1543549 единичные входные сигналы), Выходной сигнал порогового блока запоминается также в элементе 2 задержкиПод воздействием управляющих кодов на выходе блока 4 формируется двоичный код величиныС, =С =С =01о фге 3 = 1 - десятичное отображениедвоичного кода счетчика 3 (например выходного сигнала порогового блока 1); х 11 - десятичное отображениедвоичного кода счетчика 7 (номер входного элемен"тарного сигнала устройства);- число сочетаний из а по который проходит через ключ 5, открытый во время воздействия на него выходного сигнала элемента 2 задержки,в сумматор 8, где суммируется с хранимым в нем кодомДалее на вход устройства поступает четвертый сигнал - нулевой, изменяющий состояние счетчика 7 на 10 двоичный код числа 4, и пятый сигнал -нулевой, изменяющий состояние счетчи-ка 7 на двоичный код числа 5.Последним из символов исходнойкомбинации, воздействующих на вход 15 устройства, является шестой символ 1,который изменяет двоичные коды счетчиков 3, 7 соответственно на двоичные коды чисел 6 и 3Коды воздействуют на адресные входы блока 4 памя ти и на его выходе формируется двоичный код величиныС =С =С =10- б- э 95который проходит через ключ 5 в сум матор 6 и суммируется с находящимсятам двоичным кодом числа 1. Результирующий код сумматора 6 - двоичныйкод числа 11 - предъявляется на выход устройства.юПо окончании предъявления выходного кода получателю информации навыходе счетчика 10 формируется сигналначальной установки и блоки 3, 6 и 7приводятся в исходное сос.тояние, уст ройство готово к преобразованию следующего исходного двоичного равновесного сигнала. в.Выходной двоичный код блока 4 чер з открытый к этому времени выходи ж сигналом элемента 2 задержки к юч 5 поступает в сумматор 6, где с ммируется, с исходным нулевым кодом.После этого на входе устройства пОявляется второй сигнал - нулевой, который изменяет только состояние сМетчика 7 на двоичный код числа 2.Третий входной сигнал - единичный п еобразуется подобно первому сигна" л , в результате чего на блок 4 возд йствуют двоичный код числа 1 = 32 с етчика 7 и двоичный код числа 1 = 2 с етчика 3. На выходе блока 4 форми; р ется двоичный код числа3С, =С - "С =1ф Никуленковч Корректор О. Цип Составитель МТехред М.Хода Огар Редак Заказ 408 , Тираж 6551 НИИП 11 Государственного комитета по113035, Москва, ЖПодписноеобретениям и открытиям при ГКНТ ССРаушская наб д, 4/5 1 роизвопственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10