Преобразователь биполярного кода в однополярный

союз советскисоцидлистиесниРЕСПУБЛИК РЕТЕНИ с6:АсмаЕ ьО,А И АВ ЮРСКОМ ИДЕТЕЛЬСТВ У СЛ Сд ГОсудАРстВенный НОмитетПО ИЗОБРЕП:НИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ(56) Авторское свидетельство СССРй 658735, кл. Н 03 К 13/27,30.12.76,(54) ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГОКОДА В ОДНОПОЛЯРНЫИ(57) Изобретение относится к автомаБО 1552 ро Н 03 М 5/12 5/1 2тике и вычислительной технике и может быть использовано в устройствах приема - передаци дискретной информации. Цель изобретения - повышение достоверности преобразователя. Преобразователь биполярного кода в однополярный содержит дифференциальный усилитель 1, первый 2 и второй 3 компараторы, истоцники положительного 4 и отрицательного 5 опорных напряжений, сцетцики 6-8, триггеры 9, 10, элемент ИСКЛЮЧАЮЦЕЕ ИЛИ 11, генератор 12 тактовых импульсов, элемент И 14 и элемент НЕ 15, 1 ил.50 Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах приема - передачи дискретной информации.Цель изобретения - повышение достоверности преобразователя за счет контроля длительности импульса и паузы между импульсами.На цертеже представлена функциональная схема преобразователя,Преобразователь биполярного кода в однополярный содержит дифференциальный усилитель 1, первый и второй компараторы 2 и 3, источники ч и 5 положительного и отрицательного опорных напряжений, счетчики 6-8, триггеры 9 и 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, генератор 12 тактовых импульсов, элемент ИЛИ 13, элемент И 11 и элемент НЕ 15.Преобразователь работает следующим образом.В отсутствие входной информации, когда на входных шинах имеется нуле" вой потенциал, на выходе усилителя 1 также присутствует нулевой потенциал. При этом сигналы с источникови 5 обеспечивают Формирование на выходах компараторов 2 и 3 сигналов высокого логицеского уровня. Эти сигналы поступают на входы начальной установки К сцетциков 6 и 7, на выходах которых устанавливаются сигналы низкого логического уровня, обеспечивающие сохранение на выходе триггера 9 сигнала низкого логического уровня.Сигналы высокого логического уровня с выходов компараторов 2 и 3 устанавливают на выходе элемента 11 сигнал низкого логицеского уровня, При этом сцетцик 8 с низким потенциалом на входе разрешения начинает считать поступающие на него с генератора 12 тактовые импульсы, По истечении времени 1=п Тт, где и, количество тактовых импульсов; Т период следования тактовых импульсов, на выходе счетчика 8 устанавливается сигнал высокого логицеского уровня, поддерживающий это состояние через вход разрешения счета, На выходе триггера 10 присутствует сигнал высокого логического уровня, запомненный от предыдущего воздействия на его Б-вход единичного сигнала. На входах элемента 1 и его выходе присутствуют сигналы высокого логи 10 15 20 25 30 35 40 45 ческого уровня, соответствующего логической "1".При появлении сигнала информации"единицы", чему соответствует отрицательный потенциал на первом входеи положительный потенциал на второмвходе, на выходе усилителя 1 в результате суммирования входных сигналов формируется импульс положительной полярности, равный удвоенной амплитуде входных сигналов. Этотимпульс, превышающий сигнал положительного напряжения с источникаустанавливает на выходе компаратора2 сигнал низкого логического уровняи поддерживает на выходе компаратора 3 сигнал высокого логицескогоуровня,В этот момент на выходе элемента11 устанавливается сигнал высокогологического уровня, обеспечивающийобнуление счетчика 8 и формированиепереднего фронта импульса на выходеэлемента 15,.в результате чего навыходе триггера 10 и выходе элемента 1 ч устанавливаются сигналы низ-,коо логического уровня.В это же время счетчик 6 с низким потенциалом на входе разрешенияначинает считать поступающие на негос генератора 12 тактовые импульсы.По истечении времени с =и Тт навыходе счетчика 6 устанавливаетсясигнал высокого логического уровня,поддерживающий это состояние черезвход разрешения сцета. Количествотактовых импульсов п, считываемыхсчетциком 6, выбирается из соображений обеспечения прохождения временис с момента появления информационной единицы, близкого, но не превышающего нормированную величину мини"мальной длительности действия импульса входного кода. Длительность ттактовых импульсов выбирается из соотношения т (с с, где -- длительность действия импульса входногокода. По сигналу высокого логического уровня с выхода 6 триггеры 9 и 10 меняют свое состояние, на их выходах, а также на информационном выходе Формируется сигнал высокого логического уровня, соответствующий сигналу информации единицы. Состояния выходов компаратора 3, счетчиков 7, 8 и элемента И 11 в процессе воздействияПоявление несинфазной импульснойпомехи во время паузы между импульсами соседних битов кода информации 4 О выявляется схемой контроля длительности паузы (счетчик 8). При этом сокращенная по сравнейию с нормированнойпауза обеспечивает отсутствие синхроимпульса на выходе синхронизации,Ф о р м у л а изобретения Преобразователь биполярного кода в однополярный, содержащий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, общую шину, первый и второй триггеры, выход второго триггера является информационнымм выходом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения достоверности преоЬ- разования, в него введены дифференциальный усилитель, источник отрицательного опорного напряжения и ис 5 15523импульса информации единицы не меняются.По окончании действия на входахимпульсов информации единицы и нача 5ле паузы до следующего бита входнойинформации на выходе усилителя 1 присутствует нулевой потенциал, а на выходе компаратора 2 формируется сигнал высокого логического уровня, об пнуляющий счетчик 6. Состояния выходов компаратора 3, счетчика 7, триггеров 9 и 1 О и элемента И 14 не меняются.В момент начала паузы входной ин яФормации единицы на выходе элемента11 устанавливается сигнал низкогологического уровня. При этом счетчик8 с низким потенциалом на входе разрешения начинает считать тактовые 20импульсы, По истечении времени=и Т,. на выходах счетчика 8, элемента 14 и выходе синхронизации устанавливается сигнал высокого логического уровня, который поддерживается в счетчике 8 через вход разрешения счета. Количество тактовых импульсов и выбирается из соображений обеспечения прохождения с момента окончания импульса входного кода ЗОвремени е, близкого, но не превышающего нормированную величину минимальной длительности паузы в каждомбите входной информации,Сигнал вь 1 сокого логического уровня на выходе счетчика 8 и выходесинхронизации поддерживается до прихода следующего импульса входной инФормации,При появлении сигнала информациинуля, чему соответствует положительный потенциал на первом входе и отрицательный потенциал на втором входе, на выходе усилителя 1 формируется импульс отрицательной полярности,превышающий по абсолютной величинеотрицательное напряжение с источника5, устанавливающий на выходе компаратора 3 сигнал низкого логическогоуровня и поддерживающий на выходекомпаратора 2 сигнал высокого логического уровня. В этот момент на выходе элемента 11 устанавливаетсясигнал высокого логического уровня,обеспечивающий обнуление счетчика8, установление на выходе триггера10 и элемента 14 сигнала низкогологического уровня, а счетчик 7 снизким потенциалом на входе разреше 78 6ния начинает считать тактовые импульсы в течение времени , послечего на выходе счетчика 7 устанавливается сигнал высокого логичес- .кого уровня, изменяющий состояниетриггера 9. На выходе триггера 9, аследовательно, и информационном выходе преобразователя формируетсясигнал низкого логического уровня,соответствующий сигналу информациинуля.В момент начала паузы входной информации нуля на выходе элемента 11устанавливается сигнал низкого логического уровня, включающий счетчик 8. По истечении времени с на выходах счетчика 8, элемента 14 и выхода синхронизации устанавливаетсясигнал высокого логического уровня,который поддерживается до приходаследующего импульса входной информации,Появление на входе устройстванесинфазной импульсной помехи любойдлительности в интервале времени0с с во время действия кодового импульса выявляется схемой контроля длительности кодового импульса(счетчики б и 7); При этом искаженный импульс кода с длительностьюменьшей, чем нормированная, не меняет информации на информационном выходе, а на выходе синхронизации неформируется синхроимпульс,1552378 Составитель С.БерестевичРедактор А.Мотыль Техред Л,Сердюкова Корректор Н.Король Заказ 3 ч 1 Тираж 655 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, 3-35, Раушская наб., д, 1/5 Производственно-издательский комбинат "Патент, г. Ужгород, ул. Гагарина,101 точник положительного опорного напряжения, первый и второй .компараторы,первый - третий счетчики, элемент И,элемент ИЛИ и генератор тактовыхимпульсов, выход которого соединен сосчетными входами первого - третьегосцетчиков, выход дифференциальногоусилителя соединен с первыми входамипервого и второго компараторов, выходы которых соединены соответственнос К-входом первого счетцика, первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,К-входом второго счетцика и вторымвходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,выход которого соединен с К-входомтретьего счетчика, выход которогосоединен с входом разрешения счетатретьего сцетцика, первым входомэлемента И и через инвертор - С-входом первого триггера, выход которого соединен с вторым входом элемента И, выходы источника положительного опорного напряжения и источника отрицательного опорного напряжения 5соединены с вторыми входами соответственно первого и второго компараторов, выход первого сцетчика соединен с входом разрешения счета первого сцетцика, Б-входом второго триггера, 10 и пеовым входом элемента ИЛИ, выходкоторого соединен с Б-входом первого триггера, П- и К-входы которого подключены к общей шине, выход второго счетчика соединен с входом раз решения счета второго счетчика, вторым входом элемента ИЛИ и К-входом второго триггера, первый и второй входы дифференциального усилителя и выход элемента И являются соответственно первым и вторым входами и выходом синхронизации преобразова" теля.