Преобразователь двоично-десятичного кода в двоичный

(71) Одесское производственное объединение по производству гидрооборудо вания и гидроавтоматики для строительных и дорожных машин (72) А.В.Дрозд, И.В.Николенко, Л,И,Шемпер, С,М.Горбатый, А,П,Дубчак и В.М,Горбатый(56) Авторское свидетельство СССР550633, кл. Н 03 Н 7/12, 1977,Авторское свидетельство СССР1013942 кл. Н 03 М 7/12, 1981. Изобретение относится к вычислительной тех эовано для метров меха электромеха ке и может быть испольработки измерений параических, гидравлических и ических устройств в протания.етения цессе их испьЦель изобр разователя,На фиг,1 и схема преобра блок-схема ал упрощение преоб" риведена структурная зователя; на фиг.2 - б горитма работы преобразователя.Преобразователь содержит регистры 1-3, регистр 4 адреса, счетчик 5 адреса, счетчик 6 тактов, первый 7, вто" рой 8 блоки памяти, коммутаторы 9-11, сумматор 12, триггер 13 переполнения и триггер 14, элементы И-НЕ 15, такГОСУДАРСТВЕННЫЙ НОМИТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТПРИ ГКНТ СССР ОПИСАНИЕ ИЗ(57) Изобретение относится к вычислительной технике и может быть использовано для обработки .измерений параметров механических, гидравлических и электромеханических устройств в процессе их испытания, Целью изобретения является упрощение преобразователя. Преобразователь содержит регистры, регистр адреса, счетчик адреса, счетчик тактов блоки памятив коммутаторы, сумматор, триггер переполнения и триггер, элементы И-НЕв входы и выходы. Устройство выполняет преобразования чисел и возведение в квадрат под действием управляющих слов. 2 ил. товый вход 16 преобразователя, вход7 начальной установки. Блоки 4-8, 14с соответствующими связями образуют,блок управления,Преобразователь работает следующим образом,На.вход 16 поступают синхроимпульсы ТИ, типа "меандр , тактирующиеего работу, На вход 17 приходит сигнал начальной установки (НУ),сбрасывающий счетчики 5 и 6 внулевое состояние. Регистр 3 к моменту поступления сигнала НУ содержитисходное двоично-десятичное число3составленное, например, из четырехтетрад, Обнуление счетчика 6 приводит к выработке на его выходе сигналазаема, поступающего на синхровходтриггера 14 Последний вырабатываетна инверсном выходе сигнал, аналогичный по виду сигналу заема и сдвинутыйотносительно него на половину такта,Полученный сигнал обеспечивает приемкода в регистр 4 адреса из счетчика5 адреса (по заднему Фронту) и через,половину такта (по переднему фронту)увеличение состояния счетчика 5 адреса на единицу. Кроме того, указанный сигнал обеспечивает прием в счетчик 6 тактов кода с выходов второгоблока 8 памяти (с начала действия; сигнала), который формирует этоткод под действием поступающего наего входы четырехразрядного кода с, выходов счетчика 5 адреса. Последнийформирует последовательность адре, сов, которые поступают через регистр4 адреса на входы первого блока 7памяти, хранящего последовательностьуправляющих слов. Значения адресов ивосьми разрядов управляющих слоевприведены в табл,1, Блок памяти 8хранит коды длительности действияуправляющих слоев (в тактах), умень-шенные на единицу Десятичные экви"валенты длительности управляющихслов и разряды кодов длительности,записанные в блоке 7 в порядке следования адресов, представлены в табл,2,Коды длительности принимаются всчетчик 6 тактов в начале действиясоответствующего управляющего словаи определяют момент завершения егодействия, Это достигается путем подачи на вычитающий вход счетчика синх.росигналов ТИ уменьшающих значениена выходе счетчика 6 на единицувплоть до его обнуления, После тактаобнуления начинается действие следующего управляющего слова. Схема алго,ритма выполнения операций преобразования чисел и возведения в квадратпод действием управляющих слов пред"ставлена на фиг.2,Операции описаны с использованиемрегистров 1-3 обозначенных через Р 1,Р 2 и РЗ соответственно, знаки "и",обозначающие запись содержимого регистра, константы нуля ипи единицыили результата операции, выполняемой над содержимым регистров, в регистры показанные справа от знака,Запись осуществляется путем сдвигасодержимого соответствующих регистровна и тактов под действием синхроимпульсов ТИ, Единичные сигналы с первого, второго и третьего выходовпервого блока 7 памяти разрешаютсдвиг содержимого соответственно регистров 1-3, Четвертый и пятый выходыпервого блока 7 памяти управляют пер".вым 9 и третьим коммутатором 11. Приединичных сигналах на четвертом и пя-.том выходах блока 7 коммутатор 11 подключает выход регистра 1 к его инфор"мационному входу, при других сигналах коммутатор 11 подключает выходсуммы сумматора 12 к информационномувходу регистра 1, Коммутатор 9 подклю.чает к входу сумматора 12 нулевойуровень или выход регистра 1 или выход регистра 2 соответственно присигналах "00" "01" и "10" на пятом ичетвертом выходах блока 7 памяти. Приединичных сигналах на этих выходах навход сумматора 12 поступает произведение .значения сигналов с выходов ре.гистров 1-2, Коммутатор 10 подключает к входу сумматора 12 нулевой уровень, выход регистра 1, выход регистра 2 и единичный уровень соответственно при сигналах "00, "01", "10"и "11" на седьмом и шестом выходахпервого блока 7 памяти,:30При нулевом коде на выходах счетчика 5 адреса г, счетчик 6 тактов записывается из второго блока 8 памятикод "1111", определяющий продолжительность действия управляющего слова в 16 тактов, Управляющее словосчитанное из первого блока 7 памяти,разрешает единичными значениями 1-гои 2-го разрядов сдвиг содержимого регистров 1-2, а нулевыми значениямиразрядов с третьего по седьмой уста 40навливает нулевые сигналы на входахуказанных регистров, что приводит кобнуленню регистров 1 и 2 (см,блок 2схемы алгоритма на фиг.2),Следующее управляющее слово обеспе 45чивает циклический сдвиг на дваразряда содержимого регистра 2 путем разрешения сдвига этого регистраи подключения его выхода через коммутатор 10 и сумматор 12 на его же информационный вход (см,блок 3 схемыалгоритма), Третье управляющее слово,прочитанное по адресу "0010", разрешает сдвиг содержимого регистров 1-2,подключает их выходы соответственно ,55 через коммутаторы 9-10 на входы сумматора 12, который с участием триггера13, запоминающего перенос для учетаего в следующем такте, обеспечивает5 1554143 6сложение содержимого регистров 1 и 2, щего второе управляющее слово, счиПолучаемая сумма вдвигается в регист- тываемое из блока 7 памяти по адресу11ры 1 и 2, Управляющее слово действу (см.блок 9 схемы алгоритма),ет в течение тринадцати тактов ( см, Повторение второго и третьего упблок 4 схемы алгоритма), 5 равляющих слов приводит к циклическо"Четвертое управляющее слово, дей- му сдвигу содержимого второго регист.ствующее в течение четырех тактов, ра 2 на два разряда и дальнейшемуразрешает сдвиг регистров 1-3, под- сложению полученного содержимого реключает выходы регистров 2-3 соответ- гистра 2 с содержимым регистра 1 в10ственно через коммутаторы 9-10 на течение тринадцати тактов, При этомвходы сумматора 12, Сумма содержимо- старшая тетрада двоично-десятичногого регистров 2-3 записывается в ре- чистка складывается с собой, сдвинугистры 1-3 (см,блок 5 схемы алгорит- той на 2 разряда, в результате слома). Второе и третье управляющие жения удваивается (за счет суммарнослова не меняют содержимого регистров го сдвига регистра 2 в течение пятнад 1 и 2, обнуленных по первому управля- цати, а не шестнадцати тактов дей"ющеиу слову, Четвертое управляющее ствия второго и третьего управляющихслово обеспечивает занесение старшей слов). Таким образом, происходит ум лтетрады двоично-десятичного числа в 20 ножение тетрады на 0 и занесениерегистры 1-2, Пятое управляющее сло- результата умножения в регистры 1 иво, длительностью в двенадцать тактов, разрешает сдвиг регистров 1-2 Четвертое и пятое управляющие слои обеспечивает сложение содержимого ва обнуляют в регистре 3 очереднуюрегистра с сигналом переноса, вы тетраду двоично-десятичного числа,работанным под действием предыдущего а восьмое управляющее слово проверяуправляюЩего слова и запомненным ет наличие в регистре 3 последующихтриггером 13. Результат сложения за- тетрад отличных от нуля. При нулеписывается в регистры 1 и 2 (см. блок вом содержимом регистра 3 элемент И-НЕсхемы 6 алгоритма), Шестое и седь И-НЕ.15 не вырабатываег нулевого сиг=мое управляющие слова осуществляют нала, обеспечивающего переход устройциклический сдвиг регистра 3 на две в ства на выполнение второго управляюнадцать тактов и сдвиг на четыре так- щего слова, и процесс вычисления двота с занулением в регистре 3 старшей ичного числа по формуле Горнера натетрады двоично-десятичного числа этом завершается. В ходе преобразова(см, блоки 7.и 8 схемы алгоритма), ния двоично-десятичного числа в дво 35Восьмое управляющее слово обеспечи- ичное регистр 3 обнуляется и в дальвает циклический сдвиг регистра 3 на нейшем служит для накопления частичшестнадцать тактов с подключением ных сумм при возведении двоичногоего выхода через коммутатор 10 и сум числа в квадрат, а результат преобматор 12 на вторые входы элементов разования оказывается в регистрах "И-НЕ 15.На их первые входы поступа 2. Двоичное число может быть полует единичный сигнал с восьмого выхо-. чена последовательным кодом с выда первого блока 7 памяти, хода регистра 2 младшими РазрядамиЕсли двоично-десятичное число в 5 вперед в пРоцессе действия девятого45регистре 3 помимо обнуленной тетрады управляющего слова и при необходимоссодержит еще тетрады, отличные от ну- ти параллельным кодом с выходов разля, то на второй вход элементов И-НЕ Рядов РегистРа 1 (выходы не показаны),15 поступают единичные сигналы, а вы- в течение действия девятого и десяход элементов И-НЕ 15 принимает нуле того управляющих слов (см.блоки 10 ивсе значение обеспечивающее прием в 11 схемы алгоритма),счетчик 5 адреса кода с его информа- Девятое управляющее слово обеспеционных входов, Этот код составлен чивает циклический сдвиг регистра 2значением первого и четвертого разря- на четырнадцать разрядов с целью выдов адреса в первом и втором разрядах 5 дачидвоичного числа последователь 55и нулем и значением четвертого раэря- ным кодом (двоичное число имеет неда адреса в третьем и четвертом раз- более четырнадцати значащих раэря"рядах кода, Полученное значение ко- дов), а десятое управляющее слово .да "0001" определяет в качестве следую- заносит единичные значения в пятнад 1554143цатый и шестнадцатый разряды двоичного числа, записанного в регистре 2, Зтй значения в последующем служат в качестве указателя окончания процесса возведения двоичного числа в квадрат (см,блоки 10 и 11 схемы алгоритма Фиг.2). Одиннадцатое управ" ляющее слово обеспечивает сдвиг ре" гистра 3 на .один разряд с занулением высвобождаемого разряда (см, блок 12 схемы алгоритма). Двенадцатое управляющее слово разрешает сдвиг регистра 3 и циклический сдвиг регистра 1, а также обеспечивает пода 15 Фу на входы сумматора 12 произведения разрядов содержимого регистра.1 на первый разряд регистра 2 и содержимое регистра 3 соответственно, При этом определяется сумма содержимого регистра 2 с произведением двоичного числа на его первый разряд (см, блок 13 схемы, алгоритма), Тринадцатое управляющее слово имеет продолжительность действия 1 такт и вы полняет сдвиг регистра 2 с обнулением высвобождаемого разряда (см. блок 14 схемы алгоритма на Фиг.2), Четырнадцатое управляющее слово осуществляет циклический сдвиг регистра 2 на два разряда, а следующее пятнадцатое управляющее слово обеспечивает циклический сдвиг регистра 2 еще на четырНадцать разрядов с выработкой единич- ного сигнала на восьмом выходе первого блока 7 памяти. Этот сигнал при Наличии хотя бы одного (из четырнадцати) единичного разряда второго регистра 2 обеспечивает прием в счетчик 5 адреса кода с его информацион" ных входов, Код принимает значение "1010" и обеспечивает переход на вы" полнение одиннадцатого управляющего слова (см.блоки 15 и 16 схемы алго;ритма на Фиг,2). 45Повторение управляющих слов с одиннадцатого по пятнадцатое обеспечивает накопление в регистре 3 произведения двоичного числа на его следующий второй разряд, Очевидно, что пов О торение указанных управляющих слов выполняется до тех пор, пока пятнадцатое управляющее слово не обеспечивает считывание четырнадцати подряд иулевых разрядов второго регистра 2, Это происходит (с учетом единичных значений пятнадцатого и шестнадцатого разрядов двоичного числа в регистре 2) после накопления четырнадцати произведений двоичного числа на каж 1 дый его разряд, т.е. получение квадрата двоичного числа (его четырнадцати старших разрядов с весами 2 2 12692 ). При этом считывается .шестнадцатое управляющее слово, обеспечивающее циклический сдвиг третьего регистра 3 и, таким. образом, выдачу квадратного двоичного числапоследовательным кодом (см.блок 17 схемы алгоритма на фиг.2). На этом устройство завершает работу,Формула изобретенияПреобразователь двоично-десятичного кода в двоичный, содержащий три регистра, сумматор, три коммутатора и блок управления, вход сброса которого соединен с входом начальной установки преобразователя, выход которого соединен с выходом первого регистра и с первым информационным входом первого коммутатора, первый и второй адресные входы которого соединены соответственно с первым и вторым выходами выбора первого слагаемого :блока управления, тактовый вход которого соединен с тактовым входом преобразователя, выход первого коммутатора соединен с первым входом сумматора, выход суммы которого соединен с информационным входом первого регистра, о т л и ч а ю щ и й с я тем, что, с целью упрощения он содержит триггер переполнения, элемент И-НЕ, а блок управления содержит регистр адреса, первый и второй блоки памяти, счетчик адреса, счетчик тактов и триггер, инверсный выход которого соединен с .входом записи счетчика тактов и с синхровходами регистра адреса и счетчика адреса, выходы которого соединены с входами первого блока памяти, первый, второй и третий, выходы соединены соответственно с входами сдвига первого, второго и третьего регистров, синхровходы которых соединены с тактовым. входом преобразователя и с синхровходами триг" гера переполнения и счетчика тактови входом сброса триггера, синхровход которого соединен с выходом заема счетчика тактов, информационные входы которого соединены с выходами второго блока памяти, входы которого соединены с выходами счетчика адреса и информационными входами регистра ад 1554143реса, выходы младшего и старшего разрядов которого соединены соответственно с входами младшего и старшего разрядов счетчика адреса вход запив5 си которого соединен с выходом элемента И-НЕ, первый вход которого соединен с разрядным выходом сумматора, входы второго слагаемого которого соединены с-выходами второго крммута тора, первый и второй информационные входы которого соединены соответственно с выходами второго и третьего регистров и вторым и первым информационными входами первого и третьего коммутаторов, адресные входы второго и третьего коммутаторов подключены соответственно к выходам выбора втс-, рого слагаемого второго блока памяти, выход ветвления которого соединен с вторым входом элемента И-НЕ, выход пепереноса сумматора соединен с информационным входом триггера переноса,выход которого соединен с входом переноса сумматора, разрядные выходыкоторого соединены с вторыми информационными входами второго регистра ивторыми информационными входамитретьего коммутатора, выходы которого соединены с информационными входами третьего регистра, выход старшегоразряда регистра адреса соединен свходом старшего разряда счетчика адреса, вход сброса которого соединенс входом сброса преобразователя и:входом сброса счетчика тактов, входтретьего разряда счетчика адреса соединен с входом логического нуля преобразователя, вход логической единицы которого соединен с информационным входом триггера,ираж ббО ого комит 35 р Москв Подписноета по изобретениям и открытиям при ГКНТ Ж, Раушская наб д, 4/5