Патенты с меткой «классах»

Номер патента: 883903

Опубликовано: 23.11.1981

Авторы: Гварамия, Себуа, Хацкевич, Чачанашвили

МПК: G06F 7/72

Метки: классах, остаточных, представленных, системе, суммирования, счисления, чисел

...подключены к выходам суммирующей матрицы, вторые входы соединены с выходами первого и второго регистров и входами значения соответствующего модуля устройства соответственно, авыходы подключены ко входам элемента ИЛИ, выход которого подключен куправляющим входам элементов И первойи второй групп, вторые входы которыхсоединены со входами соответствующейконстанты устройства и с выходамисуммирующей матрицы соответственно,выходы элементов И первой и второйгрупп соединены со вторыми входамиэлементов ИЛИ соответствующих групп.На фиг.1 показана блок-схема уст"ройства для суммирования; на фиг.2схема суммирующего блока для одногооснования,Устройство содержит п разрядов 1(блоков сложения по модулям Р РРР), каждый из которых состоит из элементов И 2...

Номер патента: 1541783

Опубликовано: 07.02.1990

Авторы: Исмаилов, Хаспулатов

МПК: H03M 7/18

Метки: двоичный, классах, код, кода, остаточных, системы, счисления, чисел

...счетчика 6 увеличивается на "1" причем оно Равно 1.1 р-где 1 номеРциклав Ча а вход ЭА блока 7 подается число с выхода счетчика 6, на вход ЭВ - остаток модуля Рв. После Фронта С 2 через время достаточное55 для последовательной записи в регистр 2, передачи информации через мультиплексоры 3 и 5, выборки из блока 7,. следует Фронт СЗ, по которому вычитатель 4 выполняет действиеНакапливающий сумматор8 прибавляет к числу, которое содержит число с выхода Я блока 7,Через время работы накапливающегосумматора 8 (значительно большее,чем время срабатывания вычитателя 4);цикл заканчивается,Формула. изобретения Преобразователь чисел из кода системы счисления в остаточных классахв двоичный код, содержащий регистр,вычитатель по совокупности...

Номер патента: 1757106

Опубликовано: 23.08.1992

Авторы: Исмаилов, Хаспулатов

МПК: H03M 7/18

Метки: двоичный, классах, код, кода, остаточных, системы, счисления, чисел

...ДМХ 1 подается остаток по модулю Р 1, наДМХ 2 - по модулю Р 4, во втором цикле наДМХ 1 - по модулю Р 2, на ДМХ 2 - помодулю РЗ, На вход ДСТ подается номерцикла, формируемый счетчйком 6, 01 - выход блока 7 памяти, подключенный к вычитателю 4, 02 - выход, подключенный ксумматору 8, в колонке ДЭ - десятичныечисла, эквивалентные двоичным числам вколонке 02,Кодировка блока 7 в общем случае при,модулях системы счисления в остаточныхклассах(ССОК) и при М одновременно обрабатываемых модулей производится следующим образом.Блок 7 должен иметь вход ДСТ для подачи номера цикла и М входов ДМХ для подачи остатков, На выходах блока будет однои то же число, но в разных системах счисления; на входе 01 - в ССОК, на 02 - в позиционной системе счисления....

Номер патента: 1798921

Опубликовано: 28.02.1993

Авторы: Лунева, Хаспулатов

МПК: H03M 7/18

Метки: классах, код, кода, конвейерный, остаточных, позиционный, системы, счисления, чисел

...(010, 011) и слагаемое (101), при этомна блок памяти второго каскада поступитостаток по модулю РЗ, равный (010). На выходе блока памяти получим вычитаемое 101и слагаемое 01 0010, на выходе вычитателя -101, на выходе сумматора - 01 0111,С приходом третьего тактового импульса в регистр второго каскада запишутся разность и сумма, полученные в этом каскаде,В блок памяти третьего каскада поступитостаток по модулю Р 4, равный 101, на выходе блока памяти получим 1 1000 0000, навыходе сумматора - (01 0111)го + (1 10000000)го = (1 1001 0111)го = 197, Послеприхода четвертого тактового импульса результат вычисления запишется в регистртретьего каскада и поступит на выход устройства,Время преобразования в одном каскадеравно:Тк = Т 1+ Т 2+...