Преобразователь модулярного кода

СОЮЗ СОВЕТСНИХСОЦИДЛИСТИЧЕСКИК 3557683 А 1 СПУБЛИН 3 М 7/18 51) 5 ПИСАНИЕ ИЗОБРЕТЕНИ я преобприменения за счет о разования многоступе ного кода в код пред Существует периодиче остатков кодов меньш остатков кодов боль му достаточно реализ повторяющуюся часть беспеченнчатогоыдущей с-24 модуля тупени исимос Бюл, 16 14 в и И,О,М .8) окая зав ей ступе;лов нп Поэто одну шеи ступени идетельство СССР 3 М 7/18, 1976.етельство СССР3 М 7/ 18, 1974. ия и путем вычита КОДАсли 57) Изаоре те ельной техни овано в сист ие относится к выч ке и может быть исп емах и устройствах, модулярной арифмет ния - расширение об льункионирующихель изобрет ке,асти судАРстненный кОмитетО изОБРетениям и ОтнРытиямИ ЩНт СССР ТОРСКОМУ СВИДЕТЕЛЬСТВ4 ПРЕОБРАЗОВАТЕЛЬ МОДУЛЯРНО констант переходить к другой, Преобразов группу блоков элеме вычитателей 3 конста гистров 4, дешифрато элементы ИЛИ 7 и 9 с связями, 2 ил 2 та св ать только таблицы соответния определенных от одной части -тель содержит тов И 2, группу нты группу рер 5, триггер би соответствующим бл.1 1 1 5520 0 1 2 Изобретение относится к области вычислительной техники и может быть ис"пользовано в вычислительных устройст"вах, Функционирующих в модулярнойарифметике (МА),Цель изобретения - расширение области применения за счет обеспеченияпреобразования многоступенчатогомодулярного кода в код предыдущей 10ступени,На фиг,1 приведена схема преобраэователя модулярного кода; на фиг 2 -пример, реализации вычитателя койстанты (для Р; =3). 15Преобразователь (Фиг.1) содержитгруппу информационных входов 1.1-1,Кпреобразователя (К - количество оснований), группу блоков 2,1-2,К элементов И, группу вычитателей 3,1-Д,К 20,константы, группу регистров 4,1-4,К,дешифр тор 5, триггер 6, второй,элемент ИЛИ 7, выход 8 окончанияпреобразователя, первый элемент ИЛИ 9,тактовый вход 10 преобразователя, 25вход 11 начальной установки преобразователя, информационный выход 12 преобразователя,Пример реализации вычитателя 3 константы (Фиг.2) содержит с первого потретий элементы И 13-15, с первогопо третий элементы ИЛИ 6-18, выход19 вычитателя 3 константы установочный и информационный входы 20 и 21вычитателя 3 константы.35Вычитатели 3,1-3,К выполняют вычитание по модулю Р из исходного числаконстанты, Константа находится какВ.; = тпшой Р., 7.=1-к, где ш - основание кода предыдущей ступени; Р - ос1нование кода большей ступени.Рассмотрим пример длят=11, Р,=З,тогдаК= 11 шой 3=2, Следовательно,вычитатель 3 (Фиг,2) выполняет операцию вычитания Б .= (Я- к )шой Р 145=1,РНачальное число поступает на первые входы. элементов ИЛИ 16-18, вторые входы которых соединены с выходами соответствующих элементов И 15,13 и 14, определяемых для Р, = 3табл,1,.Дешифратор 5 представляет собой группу элементов И, выполняет преобразование чисел в диапазоне от 0 до ш"1 из второй ступени в первую. Например пусть задано 1 Р ), где 1 =1,3; Р = 3; Р = 5; Р = 7; ш = 11,Таблица 2 Вариант наборов остатковСогласно табл,2 дешифратор 5 дляданного примера реализует следующиефункции:о КоойдоКо 21 К е3 о ь з Ко 2 ФК 21У= К,Е Х К 14 оХ з5 7 о 5Рассмотрим работу преобразователя 1(фиг.1) на примере, Согласно набору оснований 1 Р; 1 можно однозначно представить число в диапазоне 0-Р , гдеиР = П Р Для данного случая, когда.1=Р,= 3, Р = 5, Р=7, имеемР=35 7=105.6У=У=71 о Выберем число 19. Тогда будем иметь потенциал "1" на входах преобразователя, соответствующих значениям остатков по соответствующим основаниям19 шой 3 = 1;.19 шой 5 = 4;19 шой 7 = 5При поступлении импульса с входа 11 триггер 6 переводится в единичное состояние и потенциал "1" с его прямого выхода открывает блоки 2,1-2.К. элементов И, Исходные остатки с входов 1.1-1.К через открытые блоки 0 1 2 0 1 2 0 2 0 1 0 1 2 3 4 0 1 2 3 4 0 0 1 2 3 5. б 0 1 2 3 0 13 4 5 6 7 8 9 10ЗО 2, 1-2,К.элементов И поступают навычитатели 3.1-3.К и через них исходные остатки записываются в регистры 4,1-4,К так как информация принимаетю5ся в параллельном коде, то на одном из входов обязательно будет потенциал "1", который одновременно поступает через элемент ИЛИ 7 на вход ус"тановки в нуль триггера б. При поступлении тактового импульса на входразрешения записи триггера, триггер6 переводится в нулевое состояние ипотенциалом иОп с прямого выходазакрывает блоки 2,1-2.К элементов И. Сигналы с выходов регистров поступают на дешифратор 5, в котором преобразуются по алгоритму, описанному выше; так как число 19 не лежит в диапазоне О-ш, для нашего случая 20 0-11-1=10, то на всех выходах дешифратора 5 будут потенциалы "0", Одновременно с этим сигналы с выходов регистров 4,1-4,К поступают на входы вычитателей 3,1-3,К, в которых проис ходит вычитание по модулю от кодов констант:К,= 11 шог 1 3=2;К = 11 гпог 1 5=1;й 11 шой4Б, = (1-2) гпог 1 3=2;Б = (4-1) тпос 1 5=3;Бз= (5-4) шог 1 7=1Данные остатки соответствуют числу 8, действительно, 19 гпог 1 11 = 8,С соответствующих остаткам выходов регистров 4,1 - 4.К сигналы поступают иа дешифратор 5, в котором функции К,гЕ Х, соответствует потенциал1 на выходе дешифратора, соответст вующем остатку, равному 8. Сигнал поступает на выход 12, Одновременно данные сигналы поступают на вход элемента ИЛИ 9, на выходе которого будет потенциал 1 , так как на одном из 45 его входов был потенциал "1", Данный потенциал поступает на вход 8, На этом преобразование заканчивается и преобразователь готов к обработке следующих остатков. 50 Преобразователь модулярного кода,содержащий группу вычитателей, константы, группу регистров и первьп 1элемент ИЛИ, йричем выходы вычитателейконстанты группы соединены с информационными входами соответствующих регистров группы, выходы которых соединены с информационными входами соответствующих вычитателей константыгруппы, вход начальной установки пре, -образователя соединен с входами устаковки в 0 регистров группы, входыразрешения записи которых соединеныс тактовым входом преобразователя,выход окончания которого соединен свыходом первого элемента ИЛИ, о т -л и ч а ю щ и й с я тем, что, сцелью расширения области примененияза счет обеспечения преобразованиямногоступенчатого модулярного кода вкод предыдущей ступени, он содержитгруппу блоков элементов И, дешифратор, триггер и второй элемент ИЛИ,причем группа информационных входовпреобразователя соединена с первымивходами соответструющих блоков элементов И группы, вторые входы которыхсоединены с выходом триггера, входыустановки в "1" и в "О" которого соединены соответственно с входом начальной установки преобразователя и с выходом второго элемента ИЮ, входы которого соединены соответственно с выходами разрядов старшего блока элементов И группы, выходы блоков элементов И группы соединены с установочными входами соответствующих вычитателей константы группы, входы разрешения которых соединены с входом разрешения записи триггера и с тактовымвходом преобразователя, выходы регистров группы соединены соответственнос входами дешифратора, выходы которого соединены с соответствующими входами первого элемента ИЛИ и являютсяинформационным выходом преобразователя,тета по изобретениям и открытиям при ГКНТва, Ж, Раушская наб., д, 4/5