Преобразователь двоично-десятичного кода времени в двоичный код

(5 03 М 712 ГОСУДАРСТВЕННЬЗЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИСАНИЕ ИЗОБР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Научно-производственное объединение "Импульс" им. ХХЧ съезда КПСС (72) В.И. Капустников и В.М. Павлов (53) 681.325(088.8)(56) Авторское свидетельство СССР М 888104, кл. Н 03 М 7/12, 1980.Авторское свидетельство СССР 0 ф 1193824, кл. Н 03 М 7/12 1983(54) ПРЕОБРАЗОВАТБ 1 Ь ДВОИЧНО-ДЕСЯТИЧ НОГО КОДА ВРЕМЕНИ В ДВОИЧНЫЙ КОД (57) Изобретение относится к автома 2тике и вычислительной технике и может быть использовано при построении устройств для синхронизации шкалы времени ЭВМ с эталонной шкалой времени. Цель изобретения - упрощение преобразователя - достигается тем, что в преобразователь двоично-десятичного кода времени в двоичный код, содержащий группу разрядных преобразователей 6, включающую преобразователи 1-3 двоично-десятичных кодов секунд, минут и часов в двоичные коды и сумматор 4, введен вычитатель 5.1 ил.где К 1, - код времени двоичный,К- код часов двоичный, К - код минут двоичный, К с - код секунд двоичный.Число бО выражается в виде разности степеней числа 2 (2 -2 ) иб 30 формула (1) преобразуется к виду. КЬ (Кх 2 +Км 2 +Кса)+КУмножение двоичных кодов на сте- щ 0 пень числа 2 выполняется путем сдвига исходного кода на число разрядов, равное показателю степени. Суммы чисел, заключенных в скобки, получаются простым позиционным сдвигом исход ных двоичных кодов. Таким образом двоичный код времени получается путем одной операции сложения и одной операции вычитания. В схеме использована и та особенность, что двоичкодесятичный код времени представляется не всеми возможными значениями двоично-десятичных чисел, поэтомудвоичные коды секунд и минут содержатб разрядов, а двоичный код часов5 разрядов Учитывая, что максимальное значение часов 23, а максимальное значение минут 59,с целью обеспечения прохождения переноса при сумьяИзобретение относится к вычисли-. тельной технике и может быть использовано при построении устройств для синхронизации шкалы времени ЭВМ с эталонной шкалой времени.Цель изобретения - упрощение преобразователя.На чертеже приведена структурная схема преобразователя двоично-десятичного кода времени в двоичный код.Предлагаемое устройство содержит преобразователь 1 двоично-десятичного кода секунд в двоичный код, преобразователь 2 двоично-десятичного15 кода минут в двоичный код, преобразователь 3 двоичпо-десятичного кода часов в двоичный код, сумматор 4 и вычитатель 5.Преобразователи 1-3 образуют груп 20 пу разрядных преобразователей б, Преобразователи 1-3 представляют собой комбинационные схемы.Работа преобразователя определяется алгоритмом преобразования двоично-десятичногокода в двоичный;Кь Кй 60 + Кмя 60 + ровании и заема при вычитании, сумматор 4 содержит 12 разрядов, а вычитатель 5-15 разрядов.Время преобразования в такой схеме в основном определяется временемраспространения переноса в сумматореи при использовании сумматора с ускоренным переносом составляет менее1 мкс.При поступлении входного кода преобразователя 1-3 вырабатывают насвоих выходах двоичные коды секунд,минут и часов соответственно, Выходные коды преобразователей 1-3 поступают на входы сумматора, 4, на выходах которого получается положительная часть выражения (2). На выходахвычитателя 5 получается выходной кодпреобразователя,Формула изобретения Преобразователь двоично-десятичного кода времени в двоичный код, содержащий сумматор и группу разрядных преобразователей, входы каждого из которых соединены с входами соответствующих групп разрядов преобразователя, выход младшего разряда первого разряцного преобразователя является выходом младшего разряда преобразователя, ,о т л и ч а ю щ и йс я тем, что, с целью упрощения преобразователя, он содержит вычитатель, выходы которого являются выходами с третьего по старший разрядов пре" образователя, выход второго разряда которого соединен с выходом второго разряда первого разрядного преобразователя группы, выходы третьего и четвертого разрядов которого соединены соответственно с входами первого и второго разрядов уменьшаемого вычитателя, входы остальных разрядов уменьшаемого которого, кроме старшего, соответственно соединены с выходами сум" матора, первые входы первого и второго разрядов которого соединены соответственно с выходами двух старших разрядов первого разрядного преобразователя группы, выходы второго разрядного преобразователя группы соединены соответственно с первыми входами с третьего по восьмой разрядов сумматора и с входами с первого по шестой разрядов вычитаемого вычитателя, входы с восьмого по двенадцатый разрядов вычитаемого которого соединены соответственно с выходами третьего разрядного преобразователя группыСоставитель М.АршавскийРедактор П.Пчолинская Техред М.Дидык Корректор С . Чер ни Заказ 115 Тираж 642 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 5 153651 и с вторыми входами с первого по пятый разрядов сумматора, первые входы с девятого по двенадцатый разрядов которого соответственно соединены с выходами четырех младших разрядов третьего разрядного преобразователя группы, выход Старшего разряда которого соединен с входом старшего раэ 06ряда уменьшаемого вычитателя, вход переноса и входы седьмого и трех старших разрядов вычитаемого вычитателя соединены с входом логического нуля преобразователя, который соединен с входом переноса и вторыми входами с шестого по, старший разрядов сумматора.