Устройство для декодирования итеративного кода

Изобретение относится к техникесвязи с использованием помехоустойчивого кодирования и предназначенодля исправления ошибок, возникших вканале связи,Цель изобретения - повышение по"мехоустойчивости устройства.На Фиг,1 представлена схема предлагаемого устройства; на фиг.2 "структурная схема декодера Хеммин, га; на фиг.3 - структурная схемапрограммно-временного блока; наФиг.4 - временные диаграммы сигналов, поясняющие работу устройства.Устройство для декодирования итеративного кода содержит генератор 1адреса, программно-временной блок2, блок 3 памяти, элемент 4 НЕРАВНОЗНАЧНОСТЬ, коммутаторы 5 и 6, декодер 7 Хемминга, накапливающие сум"маторы 8 и 9, регистры 10, 11 и 12,инвертор 13, элемент ИЛИ 14, элемент И 15 и ключ 16,Декодер 7 Хемминга содержит регистры 17 и 18, блок 19 коррекции ошибок и элемент ИЛИ 20.Программно-временной блок 2 содержит генератор 21 тактовых импульсов,счетчик 22 импульсов и элемент 23памяти.На Фиг.4 приняты следующие обозначения:1 - синхроимпульсы на входе синхронизации генератора 1 адреса и блока 3 памяти;2 - сигнал на управляющем входезаписи (считывания) блока 3 памяти;3 - символы на выходе блока 3памяти;4 - сигнал обнуления накапливающего сумматора 8;5 - сигнал на первом управляющемвходе декодера 7 Хемминга;6 - сигнал на втором управляющемвходе декодера 7 Хемминга;7 - сигнал на первом входе синхронизации декодера 7 Хемминга;8 - сигнал на третьем управляющемвходе декодера 7 Хемминга (на первомуправляющем входе блока 19 коррекцииошибок);9 - сигнал на четвертом управляюем входе декодера 7 Хемминга (навтором управляющем входе блока 19коррекции ошибок);10 - сигнал на втором синхровходедекодера 7 Хемминга (на входе синхронизации регистра 18);11 - сигнал на пятом управляющем входе декодера 7 Хемминга (на первом управляющем входе регистра 18); 12 - сигнал на шестом управляющем входе декодера 7 Хемминга (на втором управляющем входе регистра 18);13 - символы на первом выходе декодера 7 Хемминга, поступающие на вход записи информации блока 3 памяти; 10фЭФВаа агаа Правильные значения символов длянаглядности полагаем "0" (не закра 14 - сигнал индикатора синдромана втором выходе декодера 7 Хемминга;15 - сигнал на управляющем входекоммутатора 5;16 - сигнал на входе синхронизациинакапливающего сумматора 8;17 " значение ц, на выходе накап"ливающего сумматора 8;18 - значение Функции 1 на входе,120 - сигнал на входе синхронизациюрегистра 11, регистра 12;21 - управляющий сигнал на входекоммутатора 6;22 - сигнал на входах обнулениягенератора 1 адреса, регистров 11 и12 признаков;23 - сигнал, поступающий на входобнуления накапливающего сумматора 9;24 - сигнал, поступающий на входсинхронизации этого же сумматора 9;25 - сигнал, поступающий на входсинхронизации регистра 10;26 - значения ц; с выхода накапливающего сумматора 9;27 - значения функции 1 с выхода. регистра 11;3 40 28 - значение Функции Р с выходарегистра 12;29 - значение символов с выходарегистра 10;30 - значения символов с выходаэлемента 4 "Неравнозначность", т.е.с выхода декодера итеративного кода.временные диаграммы на фиг.4 иллюстрируют случай исправления трехкратной ошибки;50а 4 я а (а 1 кай, ага дг.ъа 2 ка, ац аазка 1 к 1а к+10 гкфафк а г А= Фаг 1 к+1ф ар+ к аги20аък+1 25 30 35 40 45 55 1547080 шены на фиг,4), ошибочные - "1" (зак- рашенные).Устройство работает следующим образом.В блоке 3 памяти записано кодо 5 вое слово итеративного кода в виде матрицы А ан а 2а к а р а 22ааквеееа 1 а 1,2.а,кФФФ Фа+т 1 а+ а а а+к а+ к+В матрице А каждый столбец состоит из символов расширенного кодаХемминга Ч 1 (и+1, г, 4), т.е. кодаХемминга (ш, г, 3), дополненного общей проверкой на цетность по столбцу(символ в+1-й строки), а каждая изг первых строк дополнена символомчетности по строке (символ 1+1-гостолбца) и представляет собой коДЧ с общей проверкой на четность.Таким образом, матрица А является кодовым словом итеративного кодаЧ , образованного из кодов Ч 1 (постолбцам) и Ч (по строкам), Данныйкод Ч позволяет исправлять любуюкомбинацию ошифок кратности не вышетрех.Введем обозначения: Ч, - кодовое11слово кода Ч;, образующее 3-й столбец матрицы А; Ч, - кодовое словокода Ч, образующее 1-ю строку матрицы А; 1, - результат общей про"верки на четность в кодовом слове Ч с, - индикатор синдрома: Б=О,если синдром кодового слова Ч ра"вен нулю, и Б =1 в противном случае.Алгоритм декодирования .кода Чреализуется за следующие 5 шагов:декодирование кодов Ч, вычисление Б (3=1 1 с+1);вычисление общей проверки на цетность в, в кодах Ч,вычисление значений функции 1=4=БЧс 1 и Р=Б 6 с;вычисление проверки на четность д, в кодах Че инвертирование символов а , находящихся на пересечении столбцов, длякоторых значение 1 =1, и строк, длякоторых 1 1, в случае, если длявсех 1=1.1 с+1 Р =О, в противном случае (если хоя Ьы для одного значения Р=1) - инвертированиесимволов а; , находящихся на пересечении столЬцов, для которых Р =1,и строк, для которых Ч, = 1.При всех возможных комбинацияходнократных, двукратных и трехкратных ошиЬок при данном построениикода Ч приведенный выше алгоритмдекодирования исправляет все этиошибки,В работе устройства можно выделитьдва этапа.На первом этапе работы производится считывание матрицы А из Ьлока3 памяти по столбцам, начиная с первого (по адресам, вырабатываемымгенератором 1 адреса), при этом науправляющий вход первого коммутатора5 подается сигнал, переводящий коммутатор 5 в состояние, когда информа"ция с его информационного входа поступает на информационные входы декодера 7 Хемминга и накапливающегосумматора 8. В этом сумматоре производится вычисление ц, для данногостолбца, а в декодере 7 Хеммингаего декодирование, при котором исправляются однократные ошибки. Значения декодированных символов столбца с первого выхода декодера 7 Хемминга перезаписываются в блок 3 памяти на свои старые места, а значение индикатора синдрома декодирова"ния этого столбца Б с второго выхо"3да декодера 7 Хемминга поступает напервые входы элемента ИЛИ 14 и элемента И 15, на второй вход элементаИЛИ 14 подается значение на второй вход элемента И 15 это же значение ц подается инвертированнымпри помощи инвертора 13. На выходеэлемента ИЛИ 14 формируется значение 1=Б 1, а на выходе элементаИ 15 - Р; =Б Ис 1 . Значения 1 и Р3записываются в соответствующйе ячейки регистра 11 (там записываются значения 1) и регистра 12 (там записы 3ваются значения Р). Такой процессосуществляется для всех столбцовматрицы А, считываемых последовательно из блока 3. В результате в блок3 будут записаны символы матрицы А197080 с исправленными однократными ошибками в столбцах (т,е. матрица А ), а в1 регистрах 11 и 12 - значения 1 и Р для всех столбцов, причем второй коммутатор 6 будет находиться в положении, когда на его выход будет пода.- в 4 ться сигнал с выхода регистра 11, е ли все значения Р =О, в противномФ с учае, как только для какого-либо з аченйя(1=1, 2, , с+) Р=1 с гнал с выхода элемента И 15, подав емый на управляющий вход второго к ммутатора 6, переключит его в полож ние, когда на его выход будет проходить сигналс выхода регистра 12, Тперь наступает второй этап работы, пи котором производится считывание последовательно по строкам символов .матрицы А , кдторые поступают на инФфрмационный вход первого коммутатор 5, на управляющий вход которого поступает сигнал, переключающий его в положение, когда инФормация а его иформационного входа поступает на вод регистра 10 и накапливающего сумматора 9, который вычисляет значениедля данной строки. Значе 2 ння символов этой строки записываются и хранятся В регистре 1 Оф пока 30 ж закончится вычисление и. Зна" чение 1, с выхода накапливающего сумматора 9 подается на второй входюча 16 переписи инФормации, на ервый вход которого в это время ерез второй коммутатор 6 поступает Значение 1, (если все Р =О), лиоо Р, (в противном случае), сигнал с Выхода ключа. 16 переписи инФормации равен единице лишь в том случае, когда д, =1 и 1,=1 (если все Р=О), либо Р =1 (в противном случае), т,е. Если считываемый в это время из регистра 10 символ (в данном случае в ) находится на пересечении "ошибочных" столбца и строки. В таком случае на первый вход элемента Й "Неравнозначность" с выхода ключа 16 Подается "1" и символ а; поступающий с выхода регистра 10 на второй вход элемента И, проходит на ее выход 550 инвертированным, т.е. исправленным. Если же символ правильный, он прохо" дит на выход без изменения. Аналогичным образом исправляются ошибки во всех символах строки, считывае мых последовательно из регистра 10. Затем производится считывание изблока 3 следующей строки и т.д. Таким образом, предлагаемый декодер итеративного кода позволяет полнее использовать корректирующие свойства итеративного кода за счет применения в процессе коррекции наряду с проверкой на четность символов строк и столбцов декодирования по Хеммингу символов столбцов, а также использования в процессе декодирования результатов вычисления некоторых логических Функций 1 и Р, благодаря чему корректирующая спо:.абность декодера возросла в 3 раза, Ф о р м у л а изобретенияУстройство для декодирования итеративного кода, содержащее первый регистр, инФормационные входы которого объединены с инФормационными входами первого накапливающего сумматора, выход которого соединен с первым входом ключа, выход которсго подключен к первому входу элемента НЕРАВНОЗНАЧНОСТЬ, выход которого является выходом устройства, второй регистр и блок памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него введены третий регистр, второй накапливающий сумматор, инвертор, элемент ИЛИ, элемент И, коммутаторы, декодер Хемминга, программно-времен" ной блок и генератор адреса, выходы которого подключены к адресным входам блока памяти,. выход которого подключен к инФормационному входу первого коммутатора, первый выход которого соединен с инФормационным входом пер" вого регистра, выход которого подключен к второму входу элемента НЕРАВНОЗНАЧНОСТЬ, первый выход программно-временного блока подключен к входам синхронизации генератора адреса и блока памяти, второй и третий выходы программно-временного блока подключены соответственно к входу управления режимами блока памяти и управляющему входу первого коммута-. тора, второй выход которого подключен к инФормационным входам второго накапливающего сумматора и декодера Хемминга, первый выход которого подключен к входу записи блока памяти четвертый и пятых выходы программно-временного блока подключены соответственно к входам синхронизации и обнуления второго накапливающего сумматора, выход которого подключен непосредственно к первомувходу элемента ИЛИ и через инверторк первому входу элемента И, выходкоторого подключен к управляющемувходу второго коммутатора и информационному входу третьего регистра,выход которого соединен с первым информационным входом второго комму"татора, шестой - шестнадцатый выходы программно-временного блока подключены соответственно к входу синхронизации первого регистра, входамсинхронизации и обнуления первогонакапливающего сумматора, первому "шестому управляющим и первому и второму синхронизирующим входам декодера Хемминга, второй выход которогоподключен к вторым входам элементаИ и элемента ИЛИ, выход которого соединен с информационным входом второго регистра, выход которого соединенс вторым информационным входом второго коммутатора, выход которого подключен к второму входу ключа, семнадцатый выход программно-временногоблока подключен к входам синхрониза-ции второго и третьего регистров, авосемнадцатый выход программно-временного блока - к входам обнуления пер"вого - третьего регистров, второгокоммутатора и генератора адреса.1517080 С 2 с:)ставитель О,Таркред М.дяцык 1(орректор А,сьручареь М т а ж е е т ш Ее е т е е и Ет е ве а е Редактор А.Леж НТ ССС и иэооретения Раушская ственно-издательский комбинат "Патент", г, Ужгород,. ул. Гагарина из каз 86 Тираж 657 ИИПИ Государственного комитета п 113035, Москва, Ж Подписное и открыти б., д. 1/