Устройство для формирования двоичного плоского кода постоянного веса

(5 03 М 7 0 ОПИСАНИЕ ИЗОБРЕТ ВТОРСНОМУ ЕТЕЛЬСТВвсД ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ П 1 НТ СССР(56) Авторское свидетельство СССР Р 982055, кл. Г 08 С 19/28, 1981.Авторское свидетельство СССР Ф 1264224. кл, С 08 С 19/28, 1985, (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАИИЧ ДВО ИЧНОГО ПЛОСКОГО КОДА ПОСТОЯННОГО ВЕСА (57) Изобретение относится к вычислительной технике и может использоваться для преобразования двоичного безызбыточного кода в двоичный равновесный код. Исходная кодовая комбинация записывается в регистр 1 и распределяется с помощью коммут 2 между преобразователями 3, 8.80154532 Кодовая комбинация с вьгходов преобразователя 8 управляет переключателями13, организуя с помощью элементовИЛИ 12 и регистров 14 сдвига блоков10 памяти, а также с помощью переклю"чателей 11 динамический регистр сдвига, в который через элемент ИЛИ 9последовательно записывается информация с выходов преобразователей 3 кода, После записи кодовых комбинацийв регистры 14 сигнал, сформированныйэлементами 5, 6 задержки, триггером4 и элементом ИЛИ 7, переключает переключатели 11, и кодовые комбинациииз регистров 14 считываются на выходыустройства, Изобретение расширяетобласть применения устройства за счетувеличения числа Аормируемых выходныхкодовых комбинаций. 1 ил.Изобретение относится к вычислительной технике и может применятьсяв качестве преобразователя кода всистемах передачи телеметрическойинформации для Формирования эондирую 5щих сигналов, в вычислительных системах для Формирования тестовых комбинаций.Целью изобретения является расширение области применения устройстваза счет увеличения числа Формируемыхвыходных кодовых комбинаций.На чертеже представлена Функциональная схема устройства. 5Устройство содержит регистр 1сдвига, коммутатор-распределитель 2.вторые преобразователи 3 -3кода;КЗ-триггер 4, первый 5 и второй 6 элементы, задержки, первый элемент ИДИ7, первый преобразователь 8 кода,второй элемент ИЛИ 9, блоки 10 -10 нпамяти и переключатели 11, -11Блок 10 памяти выполнен на элементе ИЛИ 12 переключателе 13 и регистре 14 сдвига,Регистр 1 предназначен для промежуточного хранения М-значной двоичнойкодовой комбинации.Коммутатор 2 последовательно направляет Н 1 двоичных разрядов из регистра 1 на вход преобразователя 8кода, Н двоичных разрядов на входпреобразователя 3, кода и т.д., Н(р 1двоичных разрядов на вход преобразователя 3 кода.Р35РН = . 108 С я - рН, = 1 о 8 С 1 р 1 = 2 Ф Р + 1,40где Р - вес выходной комбинации преобразователя 8 кода;Р - вес выходной комбинации преобразователя 3, кода;К,Н - значность выходных комбинаций 45преобразователей 3 и 8 кодасоответственно,1.х Л - наименьшая целая часть отвыражения (х).Преобразователи 3 осуществляют пре.образование комбинаций входного двоичного безызбыточного кода в комбинации выходного двоичного кода постоянного веса. Выводится из преобразователей 3 кода выходная комбинация55 последовательно. Значность ее - К двоичных разрядов.Триггер 4 Формирует управляющий сигнал для переключателей 11, исходное состояние триггера 4 - нулевое. Выходной сигнал элемента 5 задержки устанавливает триггер в единичное состояние в момент времени, когда в соответствующие регистры 14 блоков 10 памяти произведена запись информации. Элемент 6 задержки обеспечивает возвращение триггера 4 в исходное нулевое состояние после того, как инФормация из регистра 14 блоков 10 памяти будет выведена на выход устройства.Блок 10 памяти предназначен для установления соответствия между номерами единичного символа выходной комбинации преобразователя 8 и выходной комбинации соответствующего преобразователя 3. Блок 10 .памяти работает в двух режимах, В первом режиме на управляющий вход переключателя 13 подается единичный сигнал, выходные сигналы элемента ИЛИ 12 проходят через переключатель 13 на вход регистра 14 и записывается в него, сдвигая предыдущую информацию на выход регистра. Во втором режиме на управляющий вход переключателя 13 подается нулевойсигнал, входные сигналы переключателя 13 проходят на первый выход блока 10 памяти.Переключатель 11 подключает выход регистра 14 к выходу устройства при подаче единичного сигнала на управляющий.вход переключателя 11, В исходном состоянии, когда управляющего сигнала нет,второй вход предыдущего блока 10 памяти через переключатель 11 соединяется с информационным вторым входом последующего блока 10 памяти.Устройство работает следующим образом.Пусть, например, требуется сформировать таблицу (изображение) двоичного (6 х 5)-значного кода с постоянным весом Р=9, причем выходные двоичные коды постоянного веса преобразователей 3 и 8 кода следующие; для преобразования 8 кода. - Н=6-значный двоичный код постоянного веса Р=З (значность комбинации его входного кода Н,=4); для преобразователя 3, кода 5-значный двоичный кол постоянного веса Р,=4 (значность комбинации его входного двоичного кода Н=2)р для преобразователя 3 2 кода - 5-значная комбинация двоичного хопа постоянного веса Рр=2 (значность комбинации154532733 кода проходит элемент ИЛИ 9 и записывается н регистр 14 блока 10.,памяти. При этом комбинация 10001 изэтого регистра 14 переписывае;ся врегистр 14 блока 10 з памяти. из которого, в свои очередь, кодсвал комбинация 11011 переписывается в регистр14 блока 10 памяти.Далее на выходе элемента 5 задержки появляется сигнал, который изменяет исходное состояние триггера 4а единичное. Перепад выходного наняжения триггера 4 подается на входлемента 6 задержкиВыходное напряение триггера 4 воздействует на упавляющие входы переключателей 11,ца выходы устройства из регистров4 считываются двоичные кодовые коминации, Формируя иском .о таблицуоского кода; 101011101011,которая поступает на вход формирова- нтеля и записывается в регистр 1,Коммутатор 2 направляет Н,=4 двоичных разряда 1011 из регистра 1 нажвход преобразователя 8 кода, который рпреобразует их в выходную Н=оо-значиную двоичную кодовую комбинацию 1010101 с постоянным весом Р=З. Единичные символы этой комбинации проходят на упразляющие входы блоков101, 10 з и 10 памяти, организуя динамический регистр сдвига, состоящийиз трех регистров 14 блоков 10,. 10, 25и 10 регистры 14 блоков 10, 10и 10закорочены).Коммутатор 2 направляет Н =2двоичных разрядов 10 из входного регистра 1 на вход преобразователя 3кода, в котором им становится в соответствие выходная К=5-значная двоичная .кодовая комбинация постоянноговеса Р =4 11011. Комбинация проходитэлемент ИЛИ 9 и записывается в регистр 14 блока 10, памяти через элемент ИЛИ 12 и переключатель 13,С помощью коммутатораН .=3 двоичных разряда 011 подаются из регистра 1 на вход преобразователя 3 кода, где преобразуются в К=5-значнуюкомбинации двоичного кода постоянного веса Р =2 10001. Эта комбинация свыхода преобразователя 3кода проходит элемент ИЛИ 9 и записывается врегистр 14 блока 10, памяти, сдвигаяхранящуюся в нем комбинацию 11011через переключатель 11, элементИЛИ 12 и переключатель 13 блока 10памяти, элемент ИЛИ 12 и переключатель 5013 элемента 10 З памяти в регистр 14блока 10 з памяти.Оставшиеся в регистре 1 Н =3 двоичных разрядов 101 направляются коммутатором 2 в преобразователь Зз кода, где преобразуются в К=5-значнуюдвоичную кодовую комбинацию постоянного веса Рэ=З 10101. Данная кодоваякомбинация с выхода преобразователя 010101 010000 000001 010000 010101 его входного кода Н =3); для преобразователя 3 кода - 5-значный двоич 3ный код постоянного веса Рэ=3 1 значность входной комбинации Н=З).Формируется таблица (НхК)-значного двоичного кода постоянного веса Р иэ М=12-значной двоичной комбинации безызбыточного кода, например После считывания инФормации регисров 14 на выходе элемента 6 задержки появляется сигнал, который устанавливает тригг р 4 в исходное нулевое состояние, возвращая в исходное состояние переключатели 11, устройство готово к Формированию следующей таблицы двоичного равновесчого кода из комбинации исходного двоичного безызбыточнсго кода. Формула. изобретенияУстройство для Аормирования двоичного плоского кода постоянного веса, содержащее регистр, вход которого является входом устройства, блок памяти, первый выход каждого предыдущего блока памяти соединен с первым инФормационным входом каждого последующего блока памяти, первый преобразователь кода и первый элемент ИЛИ, отличающееся тем, что, с целью расширения области применения устройства за счет увеличения числа выходных кодовых комбинаций, в него введены триггер, элементы задержки, коммутатор, второй элемент ИЛИ, вторые преобразователи кода и переключатели, выход регистра соединен с входом коммутатора, первый выход1545327 Составитель М. НикулепконТехред Л,Олийнык Корректор В.Кабаций Редактор В,Петращ Заказ 497 Тираж 655 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раудская наб., д, 4/5 Производственно-издательский комбинат "Патент, г.ужгород, ул. Гагарина,101 которого соединен с входом первого преобразователя .кода, выходы которого соединены с одноименными входами первого элемента ИЛИ и управляющими входами одноименных блоков памяти, вторые выходы коммутатора соединены через одноименные вторые преобразователи кода с одноименными входами второго элемента ИЛИ, выход которого10 соединен с инйормационным входом первого блока памяти, второй выход которого соединен с информационным входом первого переключателя, первый выход каждого предыдущего переключателя соединен с вторым информационнымвходом каждого последующего блока памяти, выход йервого элемента ИЛИсоединен через первый элемент задержки с входом установки в "1" триггера,выход которого соединен непосредственно с управляющими входами переключателей и через второй элемент за"держки с входом установки в "0" триггера, вторые выходы переключателейи выход последнего блока памяти явля"ются выходами устройства.