Запоминающее устройство

Е оциа Республи ЗОБРЕТЕН И АВТОРСКОМУ СВИДЕТЕЛЬСТВ 61) Дополнительное к авт, свнд-ву 22) Заявлено 11. 10. 73 (21) 1964372/2 с присоединением заявки51) М, Кл,С 11 40 осударственныи комитетСовета Министров СССРпо делам изобретенийи открытий 3 ритет 53) УДК 681.327.66 (088.8) публиковано 05, 12Дата опубликовани юллетень45 45) писания 04 04 77(54) ЗАПОМИНАЮЩЕЕ УСТРОИС 1 В конечный децтифрагор с числовыми шинами цаопителя. выполненного из М числовы; блоков ца ополцяюших МДП - ) ранзисторах,Недостатком этого устройства является наличие звед в цсм сложного усилителя во со кое быстродействие.Целью изобретения явля родействия устройства.Эта цель достшается тем содержит о рани .ители нап между соответствующими а телями считывания и обш и цевь пр ся повышение быс то предлагасмос 3 ения, включенцыс сными формировашинами числовых и локов накопителя. На фиг. 1 представлена бл хема ЗУ; на и его работы, где С 1 формирователя запирмирователя считыва.адресного формирова 5 2 - временная диаграмма выходной импульс адресног си, д - выходнои импульс ция, 6 - выходной импчль- зыходцои импульс - импульсы на числотитывания,. пряжения теля записи -с20 ограничителя нвых шинах ( вшифра тора),ЗУ содержиадресные фор25 формирователи Изобретение относится к области вычислительной техники.Известно ЗУ ца МДЦ - матрицах памяти с невысокой степечьл 1 интеграции (11, в которой используется управляемый источник питания матриц, что обеспечивает возможность применения и получения трех однополярпых уровней напряжения на числовых шинах блока памяти с помощью простейших адресных формирователей - к;тючсй.Известно также Зу (2, в котором в режимах записи и считывания используются одни и те же двухполярные двухуровневые адресные формирователи.Общим недостатком аналогов является наличие в них сложных усилителей воспроизведения,из-за необходимости усиливать ничтожные токи, и большого числа адресных формирователей по числу слов в блоке памяти. Кроме того, во втором аналоге производится интегрирование адресных сигналов на входе блока памяти. Все это снижает быстродействие устройства.Наиболее близким техническим решением к данному изобретению является устройстго (З2 содержащее адресные формирователи считывания, чдресцые формирователя записи. ситывани и ад;сцыс формировагелц аци,.я. соединенные через ыходные импульсы оконечного т адресцые формирователи записи 1мирователи считывания 2, адресные записи - считьгвания 3, соединенныевыходаьи со входами оконечного дешифратора 4,выходы которого подсоединены к числовым ши.нам 5, и ограничители напряжения б, через которыеадресные формирователи считывания подсоединены к общим шинам 7 числовых блоков накопителя 8.Устройство работает следующим образом.В режиме на выходах всех адресных формирователей 1 - 3, а, следовательно, и на числовых шинах 5 поддерживается высокий положительный потенциал, обеспечивающий хранение информации вчисловых блоках 8, а на выходе ограничителейнапряжения 6 - нулевой уровень.В режиме записи срабатывает один из формирователей записи 1 и один из формирователейзаписи - Исчитывания 3, От воздействия этих сигналов навыбранной шине 5 устанавливается отрицательныйпотенциал д, обеспечивающий запись информации вячейки памяти при номинальном напряжении питания. 20В режиме считывания срабатывает один из формирователей считывания 2 и один из формирователей записи - считывания 3, которые обеспечивают насвоих выходах соответственно сигналы 8 и Ь . Отвоздействия этих сигналов на выбранной шине 5 фустанавливается меньший, чем при записи, отрицательныйй потенциал, обеспечивающий считывание информации без разрушения,Одновременно соответствующий ограничительнапряжения 6 понижает потенциал общей пины 7 фчисловых блоков накопителя 8 до определеннойвеличины,Кратковременное возрастание напряжения питания во время считывания приводит к возрастаниювеличины считанного тока и существенно увеличивает надежность считывания без разрушения информации.Это позволяет еще более понизить потенциал навыбранной числовой шине накопителя во времясчитывания, т.е. вызвать дальнейшее значительное 40 4увеличение считанного тока, В результате схема усилителя воспроизведения существенно упрощается, перезаряд паразитной емкости разрядной шины блока накопителя возросшим током считывания убыстряется и быстродействие ЗУ в режиме считывания резко возрастает.Технико - зкономический эффект от использования изобретения достигается за счет повышения надежности и быстродействия работы устройства и упрощения схем управления.Формула изобретенияЗапоминающее устройство, содержащее адресные формирователи считывания, адресные формирователи записи - считывания и адресные формирователи записи, соединенные через оконечный дешифратор с числовыми шинами накопителя, вьпюлненного из й числовых блоков на дополняющих МДП - транзисторах, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит ограничители напряжения, включен. ные между соответствующими адресными формирователями считывания и общими шинами числовых блоков накопителя,Источники информации, принятые во внимание при экспертизе:1. Белов В. М, и др. "Быстродействующее ОЗУ на интегральных микросхемах", "Автометрия", 1973 г, У 3.2. Гордонов А.Ю. и др, "Схемотехника полупро. водниковых ЗУ на комплементарных МДП- структурах",Сб. статей "Запоминающие устройства" под ред. Л. П. Крайзмера, изд. "Энергия", 1974 г, вып.4.3. Волчек В. Л. и др., заявка на изобретениеР 1891977, 1972 г, по которой принято решение овыдаче авторского свидетельства 18.1.74 г,538424 а аж 72 Заказ 5724 ЦНИИПИ Гос ите ного Ужгород, ул. Проектная, 4 ал ППП дактор Л. Утехин Составитель В. Туляк Техред М. Ликович по делам изобретени113035, Москва, Ж - 35, Р 3 цПиЬ я цнщЫ 3 анцЕ " Корректор А. Лакид ПодписноеСовета Министров СССРоткр ьпяйкая наб., д.4/5