Ячейка памяти

,51) 11 1 ч с , С 1 т дОс присоединением заявкнГееударетаеииы Ке;,1 итетСоеета Иииистрее СССРра делам изебретеииеи рткрьтий(54) ЯЧЕЙКА ПАМЯТИ Изобретение относится к микроэлектронике и может быть использовано в автоматике, в цифровой измерительной и вычислительной технике в качестве десятичного элемента при построении регистров, делителей частоты, буферных накопителей, выполненных в виде больших интегральных схем.Известна ячейка памяти, содержащая емкостный накопитель. Однако большое значение величины емкости конденсатора самонастройки препятствует реализации ячейки в виде твердой интегральной схемы. Наиболее близким к изобретению техническим решением является ячейка памяти, содержащая регистр сдвига, элемент И, элемент ИЛИ и тактовую шину. Эта ячейка характеризуется значительной сложностью схемы, существенно снижающей ее надежность,В описываемой ячейке для повышения надежности выходы двух последних разрядов регистра соединены со входами элемента ИЛИ, выходы всех разрядов регистра соединены с соответствующими входами элемента И, выход которого соединен со входами установки нуля второго, третьего и четвертого разрядов регистра и с выходом ячейки, управляющие входы всех разрядов регистра соединены с тактовой шиной,На фиг. 1 изображена упрощенная блоксхема описываемой ячейки; на фиг. 2 - таблица состояний каждого разряда регистра; нафиг. 3 - временная диаграмма, поясняющаяработу ячейки как фазоимпульсного элемента.5 Описываемая ячейка памяти содержитдвухвходовый элемент ИЛИ 1, выход которого соединен со входом первого разряда 2регистра сдвига, его выход - со входом второго разряда 3, выход разряда 3 - со входом10 третьего разряда 4, его выход - со входомчетвертого разряда 5 и с первым входом элемснта ИЛИ 1. Выходы каждого из четырехразрядов 2, 3, 4 и 5 регистра соединены с соответствующими входами элемента И 6,15 выход которого включен в цепь сброса второго 3, третьего 4 и четвертого 5 разрядоврегистра, а также соединены с выходнойклеммой 7, Источник тактовых сигналов соединен с разрядами 2, 3, 4 и 5 регистра через20 клемму 8,В первый разряд 2 предварительно обнуленного регистра записывается единица,временное положение которой относительноспорных импульсов соответствует записыва 25 емому числу (см, фиг. 2, положение О).При поступлснии через клемму 8 тактируютцих импульсов единица из первого разряда 2 сдвигается во второй разряд 3, затем извторого разряда 3 - в третий 4 (см. фиг. 2,ЗО положения 1 и 2). В следующем такте554559 Формула изобретения Фи Составитель В. Гордонова дактор Л, Тюрина Техред А, Камышникова Корректор А, НиколаевТираж 735вета Министров Сткрытийя наб д. 4/5 Изд.392Государственного комитета Спо делам изобретений н13035, Москва, Ж, Раушск Подписи оР Заказ 999/10ЦНИИПИ пография, пр. Сапунова, 2 3единица поступает одновременно в первый разряд 2 через элемент ИЛИ 1, и в четвертый разряд 5 регистра.Таким образом, в результате воздействия трех тактовых импульсов в регистр записываются две единицы (см. фиг. 2, положение 3),В последующие тактовые интервалы в устройстве сдвигаются две единицы (см. фиг.2, положения 4 и 5), и в момент воздействия шестого тактового импульса в регистр записывается третья единица (см. фиг. 2, положение 6). Аналогично в течение последующих трех тактов происходит сдвиг трех единиц (см. фиг. 2, положения 7 и 8) и в момент воздействия девятого тактового импульса (см. фиг. 2, положение 9) во всех разрядах регистра записываются единицы. Это приводит к срабатыванию элемента И 6, который вырабатывает импульс, устанавливающий в момент воздействия десятого тактового импульса второй 3, третий 4 и четвертый 5 разряды регистра в нулевое положение, что соответствует записи в регистр исходного кода 1000 (см. фиг. 2, положение О).В дальнейшем цикл работы схемы повторяется,4В результате введения обратной связи свыхода третьего разряда регистра на вход элемента ИЛИ, а также организации связей всех разрядов регистра с соответствующими входами схемы И, и ее выхода - со входами установки нуля второго, третьего и четвертого разрядов регистра удается существенно упростить схему. При этом значительно уменьшаются площадь кристалла, 10 стоимость изделий и увеличиваются процентвыхода, надежность. 15 Ячейка памяти, содержащая регистр сдвига, элемент И, элемент ИЛИ, и тактовую шину, отличающаяся тем, что, с целью повышения надежности ячейки, в ней выходы двух последних разрядов регистра соединены со входами элемента ИЛИ, выходы всех разрядов регистра соединены с соответствующими входами элемента И, выход которого соединен со входами установки нуля второго, третьего и четвертого разрядов регистра и с 25 выходом ячейки, управляющие входы всехразрядов регистра соединены с тактовой шиной,