Запоминающее устройство с перезаписью информации

(51) М, Кл б 11 С 11/40 Государственны комитетСавета Министров СССРоо днам иэебретениаи открытий 53) УДК 681,327.66(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТ С ПЕРЕЗАПИСЬЮ ИНФОРМАЦИИ Изобретение относится к вычислительной и электронной технике, в частности к полупроводниковым интегральным запоминающим устройствам (ЗУ).Известны ЗУ с перезаписью информации, построенные как на основе запоминающих МНОП-транзисторов (Ме - ЯзХ 4 - 5 Ог - 5) 1, так и запоминающих МАОП-транзисторов (Ме - А 1 гОз - ЬОг - 5) 2, содержащие накопитель и блоки управления, обеспечивающие перезапись и считывание информации. Напряжение питания подключается в этих устройствах к нагрузочным шинам накопителя с помощью МНОП (МЛОП) -транзисторов в диодном включении.Недостаток названных устройств - низкая избирательность записи информации, связанная с неполной передачей напряжения питания на нагрузочные шины накопителя, вследствие потери порогового напряжения в МДП (МНОП, МАОП) -транзисторах при диодном включении.Наиболее близким техническим решением к изобретению является ЗУ с перезаписью информации, содержащее накопитель, блок выборки столбцов и блок управления перезаписью; разрядные шины накопителя соединены с выходом блока выборки, а нагрузочные шины накопителя - с выходом блока управления перезаписью 3. При при;Ожециц пмпу;ьса запцси к адресНОЙ шине накопитсл 5 ндпряжснцс, экранцрующес этот импульс в каналах певыбранныхзапомцнаОццп МДП-транзисторов, подклю 5 ченцых затворами к адресной шине, меньшецапр 5 жсц 1 ия цитанця на всгц 1 Ицу пороговогонапр 51 женця, Поэтому прц амп,итуде импу,1 ьса зацисц Оо.Ос - -35 В 5 Нацряжсиц питания мсцее -- 24 В цмсст мссто паразитное1 О встраивание заряда, искажающее информаццю в невыбрацных транзисторах накопителя,так как разность амплитуды цмпу;1 ьса запцспи экрагцр 1 Оцего напряжения превышает граничное напряжение загшсц МДП-структуры,15 В связи с этим амплитуда импульса записи всхемах большой информационной емкости непревышает - 30 В, что приводит к низкомубыстродействию в режиме записи Информации.20 Недостатки данного устройства состоят вмалом быстродсцствии и Низкой избирательности записи информации.Цель изобретения - повышение быстродействия и цзограсльностц заццсц пцформацци.25 Это достигается тем, что в устройство введены блоки запрета записи, вход каждого цзко Горьх соединен с соотвстсНу 1 ощ 1 м Зходомблока выборки столоцов. а выход подключенк нагрузочцой шипе цакопцтсля данного30 стол бца, 5709201 О 15 20 При этом блок запрета записи содержит управляющий и нагрузочный МДП-транзисторы, МДП-транзистор запрета записи и конденсатор, причем затвор транзистора запрета записи подключен к входу" олока, исток - к шине нулевого потенциала, сток - к истоку нагрузочного транзистора, затвору управляющего транзистора и к первому выводу конденсатора, исток управляющего транзистора и второй вывод конденсатора подсоединены к выходу блока, а сток управляющего транзистора, сток и затвор нагрузочного транзистора - к шине питания.1-1 а фиг. 1 представлена структурная схема запоминающего устройства с перезаписью информации.Она содержит блок 1 выборки столбцов с входами 2, накопитель 3 с разрядными 4, адресными 5 и нагрузочными б шинами, блок 7 управления перезаписью с входом 8, шины 9 Выход числа, блоки 10 запрета записи,На фпг. 2 показана электрическая схема блока запрета записи, Она включает в себя управляющий МДП-транзистор 11, нагрузочный МДП-транзистор 12, МДП-транзистор 13 запрета записи, шину 14 импульсного питания, шину 15 постоянного питания, узловой конденсатор 16 столбца накопителя, конденсатор 17, узловой конденсатор 18 блока запрета записи.Работает запоминающее устройство следующим образом.Устройство переключается в режим стирания сигналом, подаваемым на вход 8 блока 7 управления перезаписью, Все запоминающие элементы накопителя 3 устанавливаются в состояние О при приложении напрякения стирания к адресным шинам 5 накопителя.Для записи информации в ЗУ на вход 8 блока 7 управления перезаписью подается команда Запись, к адресным шипам 5 накопителя прикладывается импульс записи, информация, поданная на входы 2 блока выборки, запоминается по выбранному адресу, При этом блоки 10 запрета записи в выбранных столбцах накопителя обеспечивают разрешение записи 1, тогда как блоки запрета записи невыбранных столбцов коммутируют на нагрузочные шины 6 этих столбцов экранирующий потенциал, запрещая запись 1.В ЗУ в режиме записи шина 14 отключается от источника импульсного питания и заземляется, на вход 8 подаются тактовые импульсы 1 с периодом, превышающим длительность отрицательных импульсов записи на величину длительности тактового импульса. Одновременно с импульсами записи, подключаемыми к выбранной адресной шине 5 накопителя 3, на входы блока выборки в двоичном коде поступает записываемое чисчо. Если в столбец записывается 1, то транзистор 13 отпирается, на конденсаторе 18 устанавливается нулевой потенциал, транзистор 11 запирается и блок 10 запрета записи переводится в выключенное состояние, Узловой 25 30 35 40 45 50 55 60 65 конденсатор 16 после подачи на вход 8 так. тового импульса разряжается до потенциала О,Если на вход 2 блока выборки подано напряжение О, то транзистор 13 заперт, кондец 18 заряжен транзистором 12 до потенциала 1, В течение тактового импульса, подаваемого на вход 8, узловой конденсатор 16 разряжается до потенциала О, а конденсатор 17 заряжается до потенциала 1 через нагрузочный транзистор 12, транзистор 11 отпирается. 11 осле окончания тактового импульса подается импульс записи, конденсатор 16 заряжается за время фронта нарастания импульса записи через транзистор 11 до напряжения постоянного питания за счет емкостной положительной обратной связи, обеспечивающей передачу нарастающего напряжения с истока транзистора 11 на его затвор в соответствии с соотношением емкостей конденсаторов 17 и 18 (максимальное значение емкости конденсатора 17 выбирается из условия Сп) 4 Са) .В режим считывания информации ЗУ переключается сигналом, подаваемым на вход 8 блока 7 управления перезаписью, Сигнал выбора столбца накопителя 3 поступает на вход 2 блока 1 выборки, с помощью разрядной шины 4 возбуждаются запоминающие элементы этого столбца, блок 10 запрета записи, соответствующий названному столбцу, выключается и не оказывает воздействия на нагрузочную шину 6. При последовательном приложении к адресным шинам 5 накопителя напряжения считывания информация, записанная в запоминающих элементах выбранного столбца, по нагрузочной шине б передается на соответствующую шину 9 Выход числа. В ЗУ в режиме считывания шина 14 подключается к источнику импульсного питания, на вход 8 блока 7 управления перезаписью подается потенциал О, Выбор столбца осуществляется подачей напряжения 1 на соответствующий вход блока выборки, транзистор 13 отпирается и соответствующий блок 10 запрета записи выключается.Узловой конденсатор 16 заряжается до потенциала 1 в течение импульса питания по шине 14, после окончания которого к адресным шинам 5 накопителя прикладывается напряжение считывания, отпирающее только те запоминающие транзисторы, в которых записан О. При этом узловой конденсатор 16 разряжается по нагрузочной шине 6 через открытый транзистор, по разрядной шине 4 на шину нулевого потенциала, и на шине 9 Выход числа устанавливается напряжение О. Считывание информации разрешено в промежуток времени, когда сигнал импульсного питания находится в состоянии О.Преимущества запоминающего устройства с перезаписью информации состоят в возможности увеличения информационной емкости до 4 Кбит в связи с повышением избирательности записи информации и повышения быстродействия в режиме записи примерно в 10 раз по сравнению с прототипом . а счет уменьшения длительности более высоковольтного импульса записи.Формула изобретения1. Запоминающее устройство с перезаписью информации, содержащее накопитель, блок выборки столбцов и блок управления перезаписью, разрядные шины накопителя подключены к выходу блока выборки, а нагрузочные шины накопителя - к выходу блока управления перезаписью, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и избирательности записи информации, оно содержит блоки запрета записи, вход каждого из которых соединен с соответствующим входом блока выборки столбцов, а выход подключен к нагрузочной шине накопителя данного столбца,2. Устройство по п. 1, отличающееся тем, что блок запрета записи содержит управ 6ляющий и нагрузочный МДП-транзисторы,МДП-транзистор запрета записи и конденсатор, причем затвор транзистора запрета записи подключен к входу блока, исток - к шине5 нулевого потенциала, сток - к истоку нагрузочного транзистора, затвору управляющеготранзистора и к первому выводу конденсатора, исток управляющего транзистора и второй вывод конденсатора подключены к выхо 10 ду блока, а сток управляющего транзистора,сток и затвор нагрузочного транзистора подключены к шине питания,Источники информации, принятые во внимание при экспертизе15 1. Патент США3.508.211, кл. 340 - 173,б 11 С 111/40, 21.09.70.2. %ада Т., Опос 1 а К 1 з 111 дцго Н., Иа 1 апцгпа 5. МАЬ - КОМ - Е 1 есг 1 са 11 у КергодгавгпаЫе КОМ МВ Ресойег, 1 ЕЕЕ Т. Яо 1 Ы Яа 20 1 е С 1 гсцйз, 1972, ч. ЯС,5, р. 375, 29.3.72.3. Патент США3.641.512, кл. 6 11 С11/00, 8.02.72.570920 Фиг оставитель В, Не мскии Техрс лева Изд. М 6дарственногопо делам и3035, Москва,каз 1932(17Г 1 ПО Госу испо пография, пр. Сапунова,дактор И. Грузо 7комзобрЖТираж 738та Совста Министровний и открытийРауьвская паб., д. 4/5 ктор Л. Брахиии