Запоминающий элемент

1) 57 О 921 Союз Советских Социалистических Республик(51) М. Кл. 6 11 С 11 г 4 6.06,75 (21) 2142166 гг 24 аявлен присоединением заявкиГосударственный комитет(23) Приорит авета Министров СССРпо делам изобретений Опубликован 3) УДК 681,327,6(088.8) 0,08,77. Бюллетень ЛЪ и открыт Дата опубликования описания 31.08.7 Авторыизобретения С, федонин, Ю. И, Кузовл ф. Прошенк(7 витель 54) ЗАПОМИНАЮЩИЙ ЭЛЕМЕ с базой тьего тр транзис ключен 5 эмиттерформац Недостатком известного запоминающегоэлемента является большой ток, протекаю щий в информационных иинах нри записи информации, что ограничивает оыстродействие и снижяет нядсгкность ряоо 1 ы заномнна 10 ще- ГО ЭЛЕМЕНТЯ, ТЯ 1; 1,Я 1 можЕТ ВЫЗЫВЯТЬ СООИ В запоминающих элементах, ооъсднненных об щими информационными шинами. Этот недостаток объясняется тем, что запись информации в такой заномннающнй элемент происходит за счет протекания базового тока включенного гг - р - гг-транзистора в инсрормацпон О ную шину, туда же течет н коллскторный токи - р - гг-транзистора, св 51 зянного информационной шиной, который в В ряз больше базового тока, где В - коэффициент усилення гг - р - п-транзисторасвязанного с ннформа ционной шиной. Б результате в ннформацнонную шину втекает ток, в (Ь - -1) раз больший тока, неооходнмого д я зягнСн.Цель изобретения - повышениедействия запоминающего элементаЗО си информации и надежности его оыстропри запиработы за тносится к вычислительной Изобретение отехнике.Известен инжекционный запоминающий элемент, содержащий первый и второй транзисторы р - п - р типа, эмиттеры которых подключены к первой шине питания, а базы - к второй шине питания, третий и четвертый транзисторы п - р - п типа с перекрестными связями, пятый и шестой транзисторы р - п - р типа, подключенные к информационным шинам и обеспечивающие считывание и запись информации 1).Известный запоминающий элемент имеет существенные недостатки - низкое быстродействие и малый ток считывания, требующий создания высокочувствительных усилителей считывания, Эти недостатки объясняются малой величиной коэффициента передачи р - п - р-транзисторов, связанных с информационными шинами.Наиболее близок по техническому решению к изобретению запоминающий элемент, содержащий первый и второй транзисторы р - п - р тина, эмиттеры которых подключены к первой шине питания, третий, четвертый, пятый и шестой транзисторы и - р - п типа, причем база пятого транзистора соединена с базой третьего транзистора, с эмиттером четвертого транзистора и коллектором первого транзистора, база четвертого транзистора шестого траныстора, эмиттером треанзистора и коллектором второго тора, эмиттер пятого транзистора подк первой информационной шине, а шестого транзистора - к второй ннОнной шине, и шнньг пптани 5 2.счет снижения величины тока записи в информационных шинах,Это достигается тем, что в запоминающем элементе база первого транзистора соединена с коллекторами третьего и пятого транзисторов и с второй шиной питания, а база второго транзистора - с коллекторами четвертого и шестого транзисторов и с третьей шиной питания.На чертеже представлена принципиальная электрическая схема предлагаемого запоминающего элемента.Она содержит транзисторы 1, 2 р - и - р типа; транзисторы 3 - 6 и - р - гг типа; информационные шины 7, 8; первую шину 9 питания (словарная шина); вторую 10 и третью 11 шины питания.Предлагаемый запоминающий элемент работает следующим образом.В режиме хранения информации потенциал на информационных шинах 7 и 8 поддерживают на уровнеУинф.шУсл.ш Уо) где К , - потенциал на информационныхшинах;Ус,н, - потенциалы иа словарной шине;г.,го - падение напряжения на открытом переходе база в эмитт.При этом ток из словарной шины 9 протекает через эмиттерные переходы р - и - ртранзисторы 1 и 2 в шины 10 и 11 соответственно. Коллекторный ток р - п - р-транзисторов 1 и 2 через эмиттерные переходы и - р - и- транзисторов 5 и 6 протекать в информационные шины 7 и 8 не может, так как для этого потенциал информационных шин должен быть не выше, чемУинф.ш ( Усл.ш - Уин - Уо,где Снн - напряжение коллектор - эмиттернасыщенного р - п - р-транзистора,Коллекторный ток р - п - р-транзисторов 1 и 2 является базовым током п - р - д-транзисторов 3 и 4 соответственно, работающих в инверсном включении.Благодаря наличию перекрестных связей между транзисторами 3 и 4 и при условии идентичности п - р - и-транзисторов 1 и 2 ба. зовые и коллекторные тока и - р - гг-транзисторов 3 и 4 равны между собой, если инверсный коэффициент усиления транзисторов 3 и 4 и Вннн)1, транзисторы 3 и 4 ооразуют бистабильную триггерную ячейку, в которой один из транзисторов открыт, например транзистор 3, а другой - транзистор 4 - закрыт.На базе открытого транзистора 3 поддерживается высокий уровень, равный Усл , - Уин, а на базе транзистора 4 - низкий, равныйУсл,ш - У, - У. где сгнн - напряжение коллектор - эмиттер насыщенного и - р - и транзистора 3, в инверсном включении. 15 20 ,) 5 30 35 40 45 50 55 60 65 Таким ооразом, обеспечивается хранение информации.11 ри считывании информации потенциал на информационных шинах 7 и 8 устанавливают Усл ш 2 Уо - Уин : Уинф.ш 4 Усл,ш Укн УоТак как база транзистора 5 соединена с базой транзистора 3, то через эмиттерный переход транзистора 5 течет ток в информационную шину 7 и на ней устанавливается уров иь Уинф.ш - Усл.ш - Уин - Уо,В рсзультате между информационными шинами 7 и 8 образуется разность потенциалов, которая и улавливается усилителем считывания.Для записи информации в предлагаемый запоминающий элемент необходимо на одной из информационных шин, например на шине 7, оставить потенциал режима хранения или несколько повысить его, а на шине 8 понизить потенциал до уровняУинф.ш :, Усл,ш - 2 У,.При этом через эмиттерный переход п - р - гг-транзистора 6 течет ток в информационную шину 8 и вызывает включение транзистора 6, коллекторный ток которого является базовым током р - и - р-транзистора 2. Возрастание базового тока транзистора 2 приводит к увеличению его коллекторного тока, который является и коллекторным током транзистора 3, в то время как базовый ток транзистора 3 остается неизменным на уровне режима хранения. В результате возрастания коллекторного тока транзистор 3 выходит из насыщения, перестает шунтировать базу транзистора 4 и последний включается.Так как коэффициент усиления транзистора 3, работающего в инверсном режиме, мал (-3 - 5), то для быстрого выхода его из насыщения достаточно, чтобы ток коллектора превысил ток базы в -10 раз,Г 1 ри токе базы транзистора 3 на уровне 10 мкА, достаточно развить коллекторный ток - 100 в 2 мкА в информационную шину 8 необходимо пропустить такой же ток. Следо. вательно, не требуется развития больших то. ков в информационных шинах 7 и 8 во время записи, что существенно повышает быстро. действие и надежность работы элемента.Включение транзистора 4 приводит к шун. тированию базы транзистора 3 и к его выклю чению. В результате запоминающий элемент оказывается переведенным в другое состоя. ние.При неооходимости изменить информацию иа противоположную понижают потенциал на информационной шине 7 по описанному принципу, и запоминающий элемент изменяет свое состояние.Выполнение запоминающего инжекционного элемента в соответствии с предлагаемойэлектрической схемой позволило получить высо.570921 Составитель ГуркинТехред Е, Хмелева Корректор Л. Брахнина Редактор И. Грузова Подписное Заказ 1932/18 Изд. Мо 697 Тираж 738 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5Типография, пр. Сапунова, 2 кую плотность компоновки в интегральном исполнении,Технико-экономический эффект изобретения заключается в повышении быстродействия запоминающего элемента при записи информации и надежности его работы за счет снижения величины тока записи в информационных шинах. формул а изобретенияЗапоминающий элемент, содержащий первый и второй транзисторы р - и - р типа, эмиттсры которых подключены к первой шине питания, третий, четвертый, пятый и шестой транзисторы и - р - п типа, база пятого транзистора соединена с базой третьего транзистора, с эмиттером четвертого транзистора и с коллектором первого транзистора, база четвертого транзистора соединена с базой шестого транзистора, с эмиттером третьего транзи.стора и с коллектором второго транзистора,эмиттер пятого транзистора подключен к первой информационной шине, а эмиттер шестого5 транзистора - к второй информационной шине, и,шины питания, отличающийся тем,что, с целью повышения надежности элемента, в нем база первого транзистора соединенас коллекторами третьего и пятого транзисто 10 ров и с второй шиной питания, а база второготранзистора соединена с коллекторами четвертого и шестого транзисторов и подключенак третьей шине питания,Источники информации, принятые во вни 15 мание при экспертизе1. 1 ЕЕЕ 1 о 1 Яо 1 Ы Яа 1 е С 1 гсц 11 в Яс, 1973,Ув 5, р. 332.2. Патент США Мо 3643235, кл. 340 - 173,опублик. 1970,