Ячейка памяти для матричной однородной структуры

Союз Советских Соцналистмцеских Республикприсоединени Государственный комитатВоавта Министров СССоо делам иэоорвтеннйн открытий 23) Приоритет -(4 Б) Дата опубликования описания 04,08.78 681,32 (088.8 В. ф, Гусев, Г, Н. Иванов, В, Я. Коитарев, Г. И. КренгельВ. Я. Кремлев, М, 3. Шагивалеев, Ю. И. Шетинини А. У. Ярмухаметов 72) Авторы изобретени о 1 ЯуГЙ М(71) Заявител 54) ЯЧЕЙКА ПАМЯТИ ДЛЯ МАТРИЧНОЙ ОДНОРОДНОЙ СТРУКТУРЫ Е а выходьк соотв да ных наиболее блением являетсяашая Д- триггеючен к первымвторые входыресным шинам Из извест ническим реш мяти, содерж торого подкл ментов И-НЕ ключены к адизким техячейка павыход ко дхбдам эле- . фоторых подчитывания, 25 п Изобретение относится к области автоматики и вычислительной техники ипредназначено для использования в качестве функционального элемента универсальных и специализированных однородных структур (вычислительных сред).Известны ячейки памяти для матричной однородной структуры, содержащиетриггер, информационные и адресные шины, дополнительный настраиваемый элемент,Информационные шины используютсяв режиме настройки 1Недостатки известных ячеек памятиневозможность работы по нескольким направлениям с одной магистралью и ограниченные функциональные возможности,обусловленные организацией выхода ячейки,т элементов И-Н подключеныетствуюшим информационным вхом Д-триггера 2 .СЬнако эта ячейка памяти имеет низ кие эксплуатационные характеристикипри объединении ячеек в матрицы большого объема, что необходимо при построении устройств для обработки данных типавычислительных машин.10 Цель изобпетения - улучшение эксплу-,атационных, характеристик путем обеспечения возможности автономного управления при объединении ячеек в матричнуюоднородную структуру.15 Эга цель достигается введением впредлагаемую ячейку памяти элементовНЕ (компенсирующих инверторов), входыкоторых подключены к адресным шинамзаписи, а выходы - к соответствующим 20 информационным входам Д григгера,На фиг, 1 изображена ячейка. памятиля матричной однородной структуры; наиг. 2 - объединениеячеек в матрицу.Д триггер 1, выделенный на фиг. 1унктиром, подключен адресными входами 2 записи к элементам 3 НЕ (компенсирующим инверторам), входы которых соединены с ецресными шинами; 4записи. Другие входы 5 Д-триггере 1подклеены к информационным шинам 65и к выходам элементов 7; И-НЕ, пер-вые входы которых подключены к выходу 8 Д-триггера 1, а другие их входыподключены к адресным шинам 9 считывания,Ячейка работает следующим образом,Запись информации в ячейку осуществляется с информационных шин 6 путемподачи игнав записи на адресные шины4 записи. Сигналы записи с соответствующей из адресных шин 4 через элементы3 НБ разрешают прием не Д-григгер 1информации с соответствуюгцей из информационных шин 6Для считывания информации из ячейкина. одну из информационных шин 6 досгеточно подать по адресным шинам 9 считывания сигнал на вход соответствукипего элемента 7 И-НЕ. При этом на информационной шине 6, подключенной к выходуэлемента 7 И-НЕ, будет потенциал, соответствующий содержимому Д. григгера 1,записанному предварительно с той жеинформационной шины 6 или с любой друГой из информационных шин 6,Ячейки 10 матричной однородной структуры объединаютса в матрицы (см. фиг.2),Одноименные выходы ячеек 10 объединяются между собой с помощью информационньщ шин 6, с которых возможна кекЗ 5.запись в ячейки 10, так и считываниеиэ ячеек 10 на информационные шины 6,Адресные входы ячеек. 10 объединяются с помощью адресных шин 4 записии вдресных шин 9 считывания соответст 4 Овенно . Обработка информации в метрипепроизводится в процессе передачи инфор;мацни по информационным шинам 6 отячейки к ячейке или при одновременнойработе нескольких ячеек 10, Например,45логическая операция И осуществляетсяодновременным считыванием .не соответствующую информационную шину 8 содержимого сразу двух ячеек 10, При этомединичная информация на информационныхшинах 6 остается только в тех разрядах5 Оматрицы, на котооые одновременно считывались " единицы. В разрядах же, накоторые считывалса хотя бы один "нуль;,остаетса",нулевая информация.Операция ИЛИ выполняется одновре 55менной записью в одну ячейку 10 информации с различных информационных шин6. При этом, если хотя бы одна "единяца есть на любой из информационных шин 6, она записывается в данную ячейку 10,Операции перекомпоновки выполняютсяне ячейках 10, различные выходы которых эекоммутированыс информационнымишинами 6 других столбцов матрицы (нафиг. 2 см. нижнюю строку матрицы), Например, операции сдвигов вправо выполняются записью в эту строку по первымвходам ячеек с первой информационнойшины 6, е чтением - по второму выходу на другую информационную шину 6сдвиг влево - в обратном порядке, Операции пересылок информации выполняютсяпутем считывания содержимого однойячейки 10 и зелиси и другую, причем передающая ячейка 10 является источником,е все прочие не этой информационнойшине 6 - приемниками, Одновременновозможна пересылке информации междудругими ячейками, 10 по другой информационной шине 6; между третьей группойячеек (в которую частично могут входить и уже работающие по другим шинамячейки) производится пересылка по третьей шине 6 и т.ц.Для получения сети "каждый с каждым необходимо иметь столько входови выходов у ячейки, сколько пересылокможет существоватьодновременно. Экспериментально доказано, что для построения процессора ЭВМ необходимо и достаточно иметь ячейку с тремя выходами.При этом по одной шине пересылаетсяпервый операнд, по другой шине- второй операнд, е по третьей - -результатобработки, Однако количество ячеек,подключенных к шинам, ограничено,Выходные элементы 7 И-НЕ имеютограниченную негруэочную способность,причем не очень большую. Мощные элементы не выходе приводят к значительному ухудшению параметров выходного сигнала. Обычно принято, что элементы могут быть нагружены на 10 подобныхэлементов. И хотя в матрице все подключенные ячейки 10 не могут одновременно быть потребителями тем не менее каждый вход Д-триггере 1 потребяет 1/2нагрузки. Для, устранения этого недостатка введены, дополнительные элементы3 НЕ (компенсирующие инверторы), Параметры этих инверторов подобраны тек,что потенциал не нх выходе в закрытомсостоянии, т,е. когда нет записи в данную ячейку 10,значительно ниже потенциале на информапионной шине 6 и, значит не другом входе Д григгера 1. Происходит перераспределение токов такимобрезом, что потребление тока с информационной шины 6 значительно меньше 1/2 нагрузки, Благодрая этому стало возможным подклкиение к информационным шинам 6 значительно большего .количества ячеек 10, что повышает эксплуатационные характеристики, ячеек., Иопол- . нительное включение инверторов в ячейку в неявном применении (обычно они применяются для уменьшения потребляемой мощности по управляюшему сигналу) и выбор потенциала на их выходе10 ниже потенциала на информационных шинах 6 позволило достичь положительного эффекта объединения на шину большого количества ячеек.Применение дополнительных элементов1 7 И-НЕ на выходе ячейки позволило повысить функциональные возможности ячейки, объединение нх и матрицы с незавн симо работающими информационными шн 20 нами с автономным управлением.Предлагаемая ячейке может быть реализована.средствами микроэлектроникин может использоваться в Единой системе электронных .вычислительных машин социалистических стран (ЕС, ЭВМ), Примене 25 ние ячейки позволит повысить быстро- действе модели до 1 млн операций короткого формата в секунду и эначитель ф . но (в три раза) сократить обьем обору- дования.Формула и в о б р е т е и и и Йчейка памяти для матричной однород иой структуры, содержашаи Д-фгриггер, выход которого подклеен к первым вхо- дам элементов И-НЕ, вторые входы которых подключены к адресным шинам счи:. тывания, а выходы элементов И НЕ подключены к соответствующим. информаяиоиным входам Й-триггера, о т л и ч а ю ш а я с я тем, что, с аелмо улучшения эксплуатационных характеристик путем обеспечения воэможности авгоиомиого уиравления при обьединеиии ячеек в матричную однороднуюструктуру, она содер; жит элементы НЕ, вХоды которых нодклю чены к адресным шинам записи а выходы - к соответствующим ииформаииоиным входам Д-триггера.Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР В 395832, Я 06 Г 7/00, 1971,2. Авторское свидетельство СССР % 486376, Я 11, С 11/40, 1973., Проектная 5196/43 Тираж 717 НИИПИ Государственного комитета по делам изобретений 113035, Москва, Ж 35, Раушс