Ячейка памяти

Союз Советских Социалистических Республик(22) Заявлено 01.02.74 (21) 1991919/24с присоединением заявки хЪ(51) М, Кл,2 С 11 С 11/40 Государственный комитет Совета Министров СССР 53) УДК 681.327.66(088.8) ло илам изобретений и открытийДата опубликования описания 17.03.77(71) Заявитель Н. А, Аваев и Ю. Е. Наумов Московский ордена Ленина авиационный институт им, Серго Орджоникидзе(54) ЯЧЕЙКА ПАМЯТИ Изобретение относится к микроэлектронике.Известны интегральные ячейки памяти, содержащие два транзистора с перекрестными связями, базы которых соединены с коллекторами р-п-р-транзисторов, эмиттеры которых подключены к шине выборки. Эти ячейки характеризуются сложностью управления, необходимостью электрической изоляции одной от другой ячейки различных строк накопителя, а 10 также необходимостью изменения напряжения на адресных шинах при выборке, что приводит к появлению импульсных помех и требует повышения напряжения источника питания схемы памяти. Наиболее близким к изоб ретению техническим решением является ячейка памяти, содержащая первый п-р-п-транзистор и второй многоколлекторный гг-р-п-транзистор с перекрестными связями, третий и четвертый п-р-п-транзисторы, кол лекторы которых соединены соответственно с коллектором первого и-р-п-транзистора и первым коллектором второго п-р-п-транзистора, пятый п-р-п-транзистор, база которого соединена со вторым коллектором второго п-р-п транзистора, а коллектор - с разрядной шиной, шестой и седьмой п-р-п-транзисторы, коллекторы которых соединены соответственно с базами третьего и четвертого и-р-п-транзисторов, причем база седьмого п-р-п-транзистора 30 соединена со второй разрядной шиной, восьмой многоколлекторный р-п-р-транзистор, коллекторы которого подключены соответственно к базам первого, второго, шестого и седьмого п-р-п-транзисторов, а эмиттер - к шине питания, шину нулевого потенциала и шину выборки. Эта ячейка является сложной, так как она имеет трп разрядных шины, второй многоколлекторный р-гг-р-транзистор, а также дополнительные и+ области для разделения п-р-п-транзисторов.Целью изобретения является упрощение ячейки. В описываемой ячейке достигается тем, что она содержит девятый многоколлекторный гг-р-п-транзистор, база которого подключена к шине выборки, а коллекторы - соответственно к базам третьего, четвертого и пятого п-р-п-транзисторов, дополнительный коллектор четвертого п-р-гг-транзистора, соединенный с базой пятого п-р-п-транзистора, причем база шестого п-р-п-транзпстора соединена с коллектором пятого п-р-п-транзистора, четыре дополнительных коллектора восьмого р-п-р-транзистора, соединенные соответственно с базами третьего, четвертого, пятого и девятого п-р-п-транзисторов.На чертеже показана электрическая схема описываемой ячейки.Она содержит транзисторы 1 и 2, образующие бистабильный элемент, транзисторы 3 и10 4, коллекторы которых соединены с коллекторами транзисторов 1 и 2, входные транзисторы 5 и б, на базе которых с разрядных шин Уь У, подаются сигналы записи, транзистор 7, служащий для вывода информации при считывании, р-п-р-транзистор 8, управляющий режимом работы (выборка или хранение) и и-р-гг-транзистор 9, задающий ток питания в базы всех п-р-гг-транзисторов.В режиме хранения на базу транзистора 8 подается сигнал логической единицы (ток в шине Х равен О), транзистор 9 - включен, а транзисторы 3, 4 и 7 - закрыты. Сигналы с шин У, и 12 не могут пройти на базы транзисторов (1 и 2, и триггер на этих транзисторах хранит информацшо. В свою очередь сигнал с выхода триггера не может пройти на шину У так как транзистор закрыт.В режиме выборки на базу транзистора 8 через шину Х подается сигнал логического нуля, запирающий этот транзистор.В режиме записи на разрядных шинах в противофазе устанавливается нужная информация, которая и записывается в триггер.Например, если,на шине У - сигнал О, а на шине У 2 - сигнал 1, то транзистор 5 - выключен, а транзистор 3 включается, и на левом плече триггера (коллектор транзистора 1) устанавливается О.В режиме считывания на шине У 2 устанавливается сигнал логической единицы (ток в шине равен О), а шина У, подключается ко входу усилителя считывания, Сигнал на шинеопределяется состоянием триггера. Если транзистор 1 включен, то на шине У, появляется сигнал логического нуля (напряжение, близкое к 0, поддерживаемое открытым транзистором 7). Если транзистор 1 выключен, то сигнал на шине У соответствует логической единице (ток в шине равен О),Описываемая ячейка, в отличие от известных, содержит две, а не три разрядных шины, что упрощает создание межсоединений и уменьшает площадь накопителя. Кроме того, в ней нет необходимости во втором многокол 15 20 ( г 30 35 40 40 лекторном р-и-р-транзисторе п разделительных и+ областях, требующих для своего создания дополнительной технологической операции, Этим достигается положительный эффект - упрощение ячейки н накопителя,Формула изобретения Ячейка памяти, содержащая первый и-р-и- транзистор и второй многоколлекторный гг-р-гг-транзистор с перекрестными связями, третий и четвертый п-р-гг-транзисторы, коллекторы которых соединены соответственно с коллектором первого гг-р-гг-транзистора и первым коллектором второго гг-р-гг-транзистора, пятый гг-р-п-транзистор, база которого соединена со вторым коллектором второго гг-р-ггтранзистора, а коллектор - с разрядной шиной, шестой и седьмой п-р-п-транзисторы, коллекторы которых соединены соответственно с базами третьего и четвертого и-р-гг-транзисторов, причем база седьмого п-р-и-транзистора соединена со второй разрядной шиной, восьмой многоколлекторный р-п-р-транзистор, коллекторы которого подключены соответственно к базам первого, второго, шестого и седьмого гг-р-п-транзисторов, а эмиттер - к шине питания, шину нулевого потенциала и шину выборки, отличающаяся тем, что, с целью упрощения ячейки памяти, она содержит девятый миогоколлекторный и-р-и- транзистор, база которого подключена к шине выборки, а коллекторы - соответственно к базам третьего, четвертого и пятого гг-р-ггтранзисторов, дополнительный коллектор четвертого гг-р-гг-транзистора, соединенный с базой пятого п-р-п-транзистора, причем база шестого п-р-а-транзистора соединена с коллектором пятого а-р-п-транзистора, четыре допо;.нительпых коллектора восьмого Р-гг-ртранзстора, соединенные соответственно с оазами третьего, четвертого, пятого и девятого гг-р-гг-транзисторов.. Тю рект ПодписСР 113 Сапунова, 2 ипография едактор Л. Тюринааказ 33015ЦНИИПИ Изд.187ударственного комитепо делам изобретении5, Москва, Ж, Рау Тираж 769Совета Министри открытийская наб., д. 4/5