Полупроводниковое запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯ й АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 30.12.75 (21)2308307/18-2 1/4 нием заявкисо Государственный комитет Совета Министров СССР по делам изооретений и открытийк области вычисначено дпя исминающего усыходы которо-.строкГ 21,ройств явпяетепьных м устройство (ЗУ),поки памяти,ичем входы заих бпоков памяО- к выходам соотепей импульсного- к формироватем с одним из выходы импульсного питани ветствуюших форм ирои апитания, адресные входпям адреса, соединеннь Изобретение относитсяельной техникИ и предназьзования в качестве занйства цифровых вычислит(БВМ),Известно запоминающее содержащее динамические б объединенные в матрицу п пись-считывание динамичес ти подключены к формироватепю записи- считывания, одноименные адресные входыЪсоединены через формирователи адреса с выходами ретттстра адреса 1 .Наиболее бпизким к изобретению по технической сущности является устройство, содержащее блоки памяти, объединенные в матрицу, выходы которых соединены с выходными шинами, входы запись-считывание бпоков памяти подкпючены к выходу формирователя запись-считывание, информационные входы - к информационной шине, входов регистра адреса, другие вго соединены с дешифраторомНедостатком известных устся низкое быстродействие.Бепыо изобретения является повышениебыстродействия устройства.Это достигается тем, что предлагаемоеустройство содержит генераторы импульсов строк и блок разрешения записи, вход каж- О дого генератора импульсов строк соединенс соответствующим выходом дешифратора строк, первые выходы соединены со входами формирователей импульсного питания, вторые выходы - с бпоком разрешения записи, подключенным к выходам дешифратог:а строк.На чертеже изображена функционапьнаясхема описываемого устройства, содержащего бпокн памяти 1, объединенные в матри цу, входы зались-считывание 2 которых подключены к выходу формирователя записи- считывание 3, выходы 4 соединены с выходными шинами 5, входы 6 импульсного питании подключены через формирователи 7 импульсного питания к одним нз выходовгенераторов 8 импупьсов строк, другие выхолы которьх соединены с Одними из входов блока 9 разрешения записи, другиевходы которого соединены с соответствующими входами генераторов 8 импульсовстрок и с выходами депъифрятора строк 10,вход которого соединен с Одним;из выхоЛОВ рогистра адреса 11, другие выходы которого подклочены к формирователям адреса12, соединенным с адресными входами 13биоков памяти 1, информационные входы 14которых соединены с информационной шиной15.Устройство работает следующим образом.ВО время действия импульса импульсного питания первой фазы осуществляетсяприем адреса регистром адреса и прем команды запись-считывание. После окончанияимпульса первой фазы входы бпоков памятиОткпючаются и в одном из блоков с помощью )овнутреннего дешифратора определяется ячейка памяти, в которой в зависимости от ре-.жима происходит запись ипи считывщиеИНфОРМЕЦИИ,Таким образом, поспе запуска выбранного генератора 8 импульсовстроки по импупьсу первой фазы происходит прием адресаи команды запись-считывание, а в режимезаписи - прием записываемого слова.После окончания импульса выбранная строка ЗОоткпючается от адресйых, информационных икомандных шин.Во время действия импульса второй фазысчитанная информация, поступает на выходные шины или заканчивается Операция записи.С генератора 8 импульсов строк выдается импупьс в блок 9, разрешения записи,в котором вырабатывается конъюнкция сигнала с ВОхода дешифратора строк 10 и с 40выхода соответствующегоему генератора 8импульсов строк. Попученцьй сигнал из блока 9 разрешения записи выделяется в процессор (ня чертеже не показан), сигнализируя о том, что устройство начапо обреботку информации по принятому адресу,По иопучении сигнала разрешения записи процессор записывает в регистр адреса14 селук)п)ий адрес. Дешифратор строк 10 в)иряет ; року, ГОтветствуииую яъ 6 рящщпОму ядресу. Гси Въ 6 ря)яя ст)окя п)оизезолит Обработку прелъдупе О Обрекения,то генератор 8 импуиьсов строк не запускается и цри этом импульс в блок 9 разрешения записине поступает.Как только обработка предыдущего обращения в строке закончена, генератор8 импульсов строк эаускяетея От дешифрятора строк 10 и в процессор поступаетсигнап, разрешающий занесение следующего адреса в регистр адреса 11,Таким Образом устройство за счет введения в него генераторов импульсов строки бпока разрешения записи позволяет су.щественно повысить скороеть обработкиинформации.Формула изобретения Попупроводниковое запоминающее устройство, содержащее блоки пЯмяти, объединенные в матрицу, выходы которых соединены с выходными шинамы, входы записьсчитывание блоков памяти подключены к выходу формироВателя запись-считывание, информационные входы - к информационнойшине, входы импульсного питания - к выходам соответствующих формирователей импульсного питания, адресные входы - к формирователям адреса, соединенным с одним извыходов регистра адреса, другие выходы которого соединенй с дешифраторами строк,о т и и ч а ю щ е е с я тем, что, с цельюповышения быстродействия устройстве, оносодержит генераторы импульсов строк иблок разрешения записи, вход каждого генератора импульсов строк соединен с соответствующим выходом дешифратора строк,1первые выходы соединены с входами формирователейй импульсного питания, вторые выходы - сблоком разрешения записи, подключеннымк выходам дешифратора строк,Источники информации, принятые во внимание при экспертизе:1. Е 1 ес 11 оюс Везцв. % 2, 1970,р. 16-17,2. Ееегот)с ВЕЗ 1 цп. М. 4, 1970,р. 26-28.1240/43 Тираж 717 Шосударственного " по делам иэоб 11335, Москва, Ж, Подписноемитетя Совета Министровтений и открытийРаушская набд, 4/5 Составителв В, Маркин