Ячейка памяти

Сокээ Соаетскик Социалистически Республик(51) М:- Кл.6 11 С 11/34 (3 1 1 С 1 1/4 Государственник комете СССР ев делам нзобретене н открытейПриоритетОпубликовано 15.12.78. БюллетеньДата опубликования описания 270479 53) 1,327.67 (088.8). Калмыкова 1) Заявител ганрогский радиотехнический институт 54) ЯЧЕй Изобре нике, в ч минающи ние относится к вычислительной,техтельно большую потребляемую мощность в режиме записи н низкое быстродействие.Целью изобретения является уменьшение потребляемой мощности при записи информации и повышение быстродействия, В предлагаемой ячейке памяти это достигается тем, что в нее введены третий л-р-и-транзистор, шина блокировки, два резистора и второй, третий, четвертый и пятый р-п-р.транзисторы, базы которых под ключены кшине нулевого потенциала, эмиттеры второго и третьего р-л-р-транзисторов соедийены с коллекторами четвертого и пятого р-л-ртранзисторов, с коллекторами третьего и-р-лтранзистора и через соответствующие резисторы подключены к шине питания, эмиттеры четвер. того и пятого р-и-р.транзисторов соединены с соответствующими разрядными шинами, шина блокировки подключена к базе третьего л-р-и. транзистора, эмиттер которого соединен с ши. ной нулевого потенциала. Кроме того, в ячейку памяти введены шина считывания, а второй и-р-л-транзистор выполнен двухколлекторным, второй коллектор которого соединен с шиной считывания. тности к полупроводниковым запустройствам. Известны инжекциминающих устройстврой в диффузионныхмйти, построенные поковых стрзктурах, опень интеграции элеммощность и предназнминающих устройств1), 2. Из известньблизкой к изобретенявляется ячейка памя онные ячеики памяти в запоах с совмещенной структуобластях, Эти ячейки па.лностью на полупроводнибеспечивают высокую стеентов, низкую потребляемуюачены для построения запо. с произвольнои выборко х ячеек памяти наиболее ию по техническои сущности ти, содержащая первый и оры, соединенные пере 5 ттеры которых подключепотенциала, а коллекторы- коллекторам первого р-и-р.ветствующим коллекторам26 торого подключена к шинеа эмитгерк шине питае шины 3),ика памяти имеет относивторои л-р-и- транзис крестной связью, эми ны к шине нулевого к соответствующим транзистора - к соот транзИстора, база ко нулевого потенциала ния, и две разрядныЭта известная яче О П И С А Н И Е637866И ЗОБРЕТЕ Н ИЯК АВТОРСКОМУ СВИДИВЛЬСТВУ637866 1 О 20 Преимущество предлагаемой ячейки памя.ти по сравнению с известной заключается в зна чительном снижении потребляемой мощности в режиме записи, обусловленном тем, что ток за. дается только в выбранную разрядную шину, а не во все невыбранные, а также в том, что считывание производится непосредственно с транзис. тора триггера через дополнительный коллектор. Площадь ячейки памяти при этом увеличивается 4 О всего на 20% по сравнению с известной,На фиг, 1 представлена электрическая схемапредлагаемой ячейки; на фиг, 2 - то же, вариант топологии с одноуровневой металлизацией.Ячейка памяти представляет собой триггерна совмещенных полупроводниковых структурах, которые представлены на электрическойсхеме своими эквивалентами. Она содержит первый 1, второй 2, третий 3, четвертый 4 и пя.тый 5 р-п-р.транзисторы, первый 6, второй 7,и третий 8 и-р-и транзисторы, два резистора9 и 10, шину 11 питания, шину 12 нулевогопотенциала, разрядные шины 13 и 14 и шину15 считывания,Считывание информации осуществляется по.дачей импульса в шину 11, в результате чегов зависимости от хранимой информации на шине считывания появляется соответствующий ток,В режиме записи ток в шине питания пони жается, а шина нулевого потенциала отключается, при этом в соответствующую разрядную шину 13 или 14 подается импульс тока. В результате несимметрии в питании ячейки памяти, она устанавливается в соответствующее по. ложение,В режиме хранения информации ток в шине 11 понижается, в шину 12 невыбранных слоев подается уменьшенный ток, поэтому в ячейках памяти информация не искажается. Формула изобретения1. Ячейка памхти, содержащая первый и второй п-р-п-транэисторы, соединенные перекрест. .ной связью, эмиттеры которых подключены к шине нулевого потенциала,"а коллекторы - к соответствующим коллекторам первого р-п-р. транзистора, база которого подключена к шине нулевого потенциала, а эмиттер - к шине пита. ния, и две разрядные шины, от л и ч а ющ а я с я тем, что, с целью уменьшения потребляемой мощности при записи информации и повышения быстродействия ячейки памяти, она содержит третий п-р-п-транзистор, шину блокировки, два резистора и второй, третий, четвер тый и пятый рп.р.транэисторы, базы которых подключены к шине нулевого потенциала, эмит. теры второго и третьего р-и-р-транзисторов соединены с коллекторами четвертого и пятого р-п-р-транзисторов, с коллекторами третьего и-р-и-транзистора и через соответствующие резне. торы подключены к шине питания, эмиттеры четвертого и пятого р-п-ртранзисторов соединены с соответствующими разрядными шинами, шина блокировки подключена к базе третьего 25 и-р-п.транзистора, эмиттер которого соединен с шиной нулевого потенциала.2. Ячейка памяти по и, 1, о т л и ч а ю щ а яс я тем, что она содержит шину считывания, а второй п-р-и транзистор выполнен двухколлек. О торным, второй коллектор которого соединен с шиной считывания.Источники информации, принятые во внимание при экспертизе:1. "Микроэлектроника". 1977, т.6, вып. 2, с. 108,2, "Электроника" (пер. с англ.), 1972, У 4, с. 42-46.637866 Составитель Ю, УшаковТехред О. Андрейко Коррек Гриценко Редактор Л, Тюрина каэ 7124/42исное 5 3 Патент", г. Ужгород, ул, Проектная,Фил ПП Тираж 675 ИИПИ Государственного ло делам изобретений и 5, Москва, Ж - 35, Раушс Подпкомитета ССоткрытийкая набд, 4