Запоминающий элемент

(и) 561221 Республик ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявленс 04.01.75 (21) 23091352 Р 1) Р 1С 11/ аявки-присоединение осуазрстеенный комитетСоеетв Министров СССРио делам изобретенийи открытийН. Петров и В. И. Ники Н. Мзковнй 1) Заявител 54) ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ исиользоминающий эле-р-и и горизон, затрачиваемое онтальных р-и-р у вертикальных льно невысокое транзисторов на р-и-р транзисто ыстродействи Наиболее предложенномуИзобретение относится к вычислитель нающий элемент, содержащий первый и второй нике и предназначено прежде всего для двухколлекторный и. р-и транзисторы, соединенныв вания в оперативных запоминающих устройствах перекрестными связями, первый и второй разрецифровых вычислительных машин, в частности, в шающие п-р-п транзисторы, коллекторы которых интегральном исполнении, 5 подключены соответственно к базам первого п.р.пИзвестен запоминающий элемент, состоящий иэ транзистора и второго лвухколлекторного,п-р-п двух п-р.п транзисторов в перекрестном соеднне- транзистора, первый и второй и-р-и транзисторы нии, двух п-р.п трзнзисторов записи, двух инжекти- эаписи, коллекторы которых подключены соответрующих р-пр транзисторов, шнн питания и записи. ственно к базам первого и второго разрешающих При этом базы транзисторов в перекрестном соеди О н.р-п транзисторов, а базы - к соответствующим пении связаны с базами транзисторов записи, кол- шинзм ззписи, и-р-п транзистор считывания, база лекторы которых подключены к объединенным которого соединена со вторым коллектором второ- базам р-п.р транзисторов, а эмиттеры - к соответго двухколлекторного и-р-п транзистора, а колствующим шинам записи, Эмнттеры инжекттт- лектор - с шиной считывания, шину нулевого рующих транзисторов связаны с шиной питания 1), 15 потенциала, соединенную с змиттерамн и-р-и транзисторов, источника тока, положительные полюсыТопологически известный запо которых подключены к базам соответствующих мент выполнен на вертикальных п п.р-и транзисторов, а отрицательные - к шине тзльных р-и-р транзисторах, Время питания, информационную шину 2) .на включение и выключение горнэ 20 К недостаткам этого устройства относится от-много больше, чем носнтельно небольшое быстродействие, обусловленров, отсюда относите ное укззанными выше причинами, низкий фактор б е запоминающего элемента в целом. качества и невысокая степень интеграции. Последблизким по технической сути к ний недостаток обусловлен тем, что горизонтальнаяизобретению является заломи конструкция р-и-р транзисторов подложка не мора.Цель изобретения состоит в повышении быстро действия запаья 1 нающего элемента и степени янтег.рации.Поставленная цель достигается тем, что запами.наяйций элемент дополнительно содержит третий,.четверть 1 и пятый управляющие п-р-и транзисторыи дополнительный источник тока, причем базытретьего, четвертого и пятога управляющих п.р.птранзисторов падкл 1 очены к информационной цв 1 неи положительному полюсу дополнительного истач.ш 1 ка така, отрицательньц 1 по 11 юс котора 1.а па;1 ключен к шине питанияколлекторы третьего п четвер.того управляющих и-р п транзисторов подключенысоответственно к коллекторам первого и второгоп.р и транзисторов зз 1 шсн, коллектор пятогоуправля 1 ощего п.р и транзистора подключен к базеп-р п транзистора считываш 1 я, а змиттеры треп его,четвертого и пятого управляющих пр.п транзиста.рав подключены к Няне нулевого потенциала,Таксе исполнение запоминающего элементаНОЗВОлЯет испОльзавать ОбцЩЙ ш 1 хсекта 13, напримерподложку, т,е. изготовлять интегральную схему ЗЭтолько на вертикальных транзисторах как п-р-п,так и р-и р и эа счет эОО повысить быстродействиеи степень цнтеграц 1 Н 1 запоьц 1 наюц 1 ега элемента иснизить потребляемую моцв 1 ость,На фиг, 1 иэабрюьеца принципиальная элек-.р ческая схема цредлажеццага запоминающего зле.мента; на фиг, 2 приведен таполагический вариантинтегрального исполнения запаминаю 1 цега элемента.ЗЯПОМИНВ 1 оцгяя ЭЛЕМЕНТ СадсржИТ двуХЗМИТтерный 1 п.р.ц транзистор 1 и п-р.ц транзистор 21связанные таким образам, чта первый 1 коллектортранзистора 1 саеди 11 ен с базой транзистора 2, кал.лектор транзистОра 2 - с базаи транзистора 1. Кбазам транзисторов 1 и 2 падкшочены коллекторыразре 1 цаюцв 1 х транзисторов 3 и 4 соатветствс 1 пш.Базы транзисторов 3 н 4 сасдинены саатветстВеннас колле 1 сторами транзисторов затшсп 5 ц 6, базыкоторых связаны соответственно с шинами записл 7И 8. Второй коллектор транзистора 1 соединен сбазой транзистора считывания 9 и с коллекторомуправля 1 о 1 цега транзистора 10,Точка соединения коллектора тпанзистара 5 нбазы транзистора 3 падкл 1 очены к коллектору разрешающего транзистора 11, а тачка соединения кал.лектора трацзистара 6 и база транзистора 4 - кколлектору разреша 1 ащега транзистора 12. Базытранзисторов 10, 11 и 12 цадкл 1 ачены к янфарма.цианнбй шине 13, Коллектор транзистора 9 соединен с цп 1 цой счцтывания 14,Положительные пал 1 осы ястачш 1 кав така 15,16, 17, 18, 19, 20, 21 и 22 Включены В базытранзисторов 1, 2, 34, 5, 6, 9 я 11 соответственна,Отрицателы 111 е пал 1 асы упомянутых источников та. жет служить инжектором, паэ 1 аму за 11 амцнающцй ЗЛЕМЕНТ НЕВОЗМажиа ВЫПОЛНИТЬ На аДЦОМ КП 11 СТВЛ. ле с использованием подложки в качестве 1 ьчжекта 10 1 и 20 25 ЗО .35 4 О 45 50 4ка подключены к шине питания 23. Эмиттеры Всехтранзисторов подключены к шине нулевого потенциала 24.Устройство работает в трех режимах: 1. Режимхранения информации. 2. Режим считьвания инфор.мации. 3. Режим записи информации.В режиме хранения на информационной ши.не 13 поддерживается иоложятельньщ потенциал,поэтому транзисторы 10, 11 и,12 Включены, ПриЗтОМ НаПРЯжЕННЕ КОЛЛЕКТОР-Э 1 гяттЕР ЭТИХ тРаНЗИСтарав и соответственна напряжение база.эмиттер транзисторав 3, 4 и 9 равна напряжению коллектор..Змиттер насьпценного транзистора, и транзистары 3, 4 и 9 выкл 1 очены.Напряжение на коллекторе таково, что транзи.стор 2 вьпслючен. Коллектарный так транзистора 1Обеспе ивается источником 16, а базовьп 1 - источ.ником 15,В режиме считывания на информациош 1 ую ши.ну 13 подается нулевой потенциал, что вызываетвыключеш 1 е транзисторов 10, 11 и 12, Посколькупри считывании на шины записи 7 и 8 никакихсигналов на поступает, то транзисторы 5 и 6 включа 1 отся и входят В режим насьпцения, что приводит кзаш 1 рмнпо транзисторов 3 и 4. В режиме считы.Ва 11 ия транзисторы 1 и 2 изолированы от шин записи 7 и 8,В зависимости от состояния триггера транзи.стор 9 может находиться в проводящем или запер.там состоянии, Если транзистор 1 заперт, то токистач 1 п 1 ка 21 является базовым током транэи.стара 9, и, следователы 1 О транзистор 9 открыл, Впрот 11 воположном случае ток источника 21 посту.пает ва второй коллектор насыщенного транзисто.ра 1, а транзистор 9 закрыт. Так как шина считы.Ва 1 п 1 Я 14 соединена с коллектором транзистора 9,та считыва 1 ше информации осуществляется посред.ством определения потенциала шины 14,При перезаписи информации на информационную шину 13 подается такой же сигнал, как и присчитывании, а на одну иэ шин записи, например нашину 7, подается нулевой потенциал. В этом случаетак источннка 19 Втекает и заземленную шинузаписи 7, трацзистор 5 запирается, а транзистор 3,напротив, открывается и входит в режим насыще.ния. Ток источника 15 поступает В коллектор насыц 1 еннаго транзистора 3, чта приводят к переключению триггера. Па окончании действия отрицатель.наго иьптульса на шине 13 транзистор 2 остается вОткрытом состоянии, а транзистор 1 - в запертом,Таким образом Осуществляется зацаминание Вновьпастут 1 ивц 1 ей ш 1 фармации.Формула изобретенияЗапам 11 нающий элемент, содержащий первый и Второй двухкаллектарный п.р п транзисторы, со. едицецные перекрестными связями, первый и вто. рой разрешающие и р-п транзисторы, коллекторы561221 аказ 15 В 1/154 Тираж 729Полписное Филиал ППП "Патент", г, Ужгорол, ул. Проектн которых подключены соответственно к базам пер. вого и-р-и транзистора и второго двухколлектор. його п.р-п транзистора, первый и второй п.р.п транзисторы записи, коллекторы которых подклю. чаны соответственно к базам первого и второго разрешающих и р-и транзисторов, а базы - к соот. ветствующиМ щнам залнси, д-р.п транзистор счи. тывания, база которого соединена со вторым коллектором, второго двухколлекториого п.р-п гран. эистора, а коллектор - с шиной:ечнтывания, шину нулевого потенднала, соединенную с эмиттером п. р-п транзисторов, источники тока, положительные полюсы которых подключены к базам соответствующих н р-и транзисторов, а отрицательные - к шине питания, и информационную шину, о т л и ч аю щи йс я тем, что, с целью повышения быстродействия н степени интеграции элемента, он содер. жит дополнительно третий, четвертый и пятьщ управляющие и-р п транзисторы и дополнительньп источник тока, причем базы третьего, четвертого и пятого удравляющих п.р.п транзисторов подклю чены к информационной шине и положительному полюсу дополнительного источника тока, отрипв.телъныи полюс которого подключен к шине пита ння, коллекторы третьего и четвертого управляю щих п-р-и транзисторов подключены соответствен но к коллекторам первого н второго п-р.п транзи.сторон записи,. коллектор пятого управляющего 1 О пр п транзистора подключен к базе и-р п транэн.стора считывания, а эмиттеры третьего, четвертого и пятого управляющих п.р-птранзисторов подключе.ны к шине нулевого потенциала. Источники информац 1 щ, принятые во вниманиепрн экспертизе: 1 1 БЕЕ 1 ООгпа 1, 1971, ч. а с - 6, У 5, р, 283, 2. Патент Фраки К 2088388, кл. 611 С 1140,1972.