Запоминающее устройство

(ц 582528 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Слав Сееетеаа Сфциллиоежаа Республик23) Приоритет 43) Опубликов осударствениыи ломите Совета Министров СССР ло делам изобретений л открытий(45) Дата опубликования описания 01.12,7) Заявитель 54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ Изобретение относится к вычислительной технике, а именно к интегральным запоминающим устройствам на МДП-транзисторах.Известны запоминающие устройства (ЗУ), содержащие накопитель, блоки дешифрации, разрядные ключи, блоки записи и считывания, причем накопитель выполнен на триггерных ячейках памяти 11.Наиболее близким к изобретению техническим решением является запоминающее уст ройство, содержащее последовательно соединенные блок восстановления уровня напряжения, накопитель, разрядные ключи и первый дешифратор, второй дешифратор, подключенный к накопителю, блок записи, подсоединен ный к разрядным ключам, и блок считывания, соединенный с блоком записи и разрядными ключами 12.Недостаток известных устройств состоит в том, что при считывании информации необхо димо, чтобы суммарная емкость разрядных шин разрядилась через открытые транзисторы выбранной ячейки памяти от напряжения и до напряжения переключения У,ер входного инвертора блока считывания. Поскольку на пряжение переключения приблизительно равно половине напряжения питания, время разряда этой емкости до напряжения /пер составляет значительную часть от времени вы. борки интегрального ЗУ. 3 Цель изобретения - повышение быстродействия ЗУ.Это достигается тем, что в ЗУ введен блок предварительной установки уровня напряжения, подключенный к блоку считывания. Блок предварительной установки уровня напряжения содержит три МДП-транзистора, исток первого транзистора подключен к затворам второго и третьего транзисторов, а стоки всех транзисторов объединены.11 а чертеже представлена структурная схема устройства.Оно содержит накопитель 1, блок 2 восстановления уровня напряжения, разрядные ключи 3, первый 4 и второй 5 дешифраторы, блок 6 записи, блок 7 считывания, блок 8 предварительной установки уровня напряжения, содеркащий первый 9, второй 10 и третий 11 МДП-транзисторы, разрядные шины 12 и 13, соединяющие ключи 3 с блоками 6, 7 и 8. В качестве примера рассмотрим ЗУ, в котором накопитель 1 выполнен на триггерных ячейках памяти. Г 1 ри отсутствии обращения ЗУ на разрядных шинах накопителя 1 блок 2 восстановления уровня поддерживает высокое напряжение (напрякение питания). На всех выходах дешифраторов 4, 5 напрякение равно нулю и ни одна ячейка памяти в накопителе не выбирается. Блоки 6, 7 и 8 закрыты, ина шинах 12, 13 напряжение равно напряжению питания.При считывании выходы блока 2 отключаются от накопителя 1. На вывод 14 подается высокое напряжение, транзистор 9 открывается и шина 12 разряжается через транзисторы 9 и 10 до напряжения несколько большего, чем напряжение переброса входного инвертора (на чсртеже пе показан) блока 7. Затем напряжение на вьводе 14 уменьшается до нуля, транзистор 9 закрывается и блок 8 отключается от шины 12. На одном из выходов дсшифратора 4 и на одном из выодов дешифратора 5 устанавливается напряжение питания, В результате в накопителе 1 выбирается только одна ячейка памяти, которая через ключи 3 подключается к шипам 12, 13. В зависимости от хранимой информации в выбранной ячейке - О или 1, напряжение на одной из шин 12, 13 повышается, а на другой понижается до нуля. Если в выбранной ячейке памяти хранится 1, напряжение на шине 12 понижается, а напряжение на шине 13 повышается. Для переключения водного инвертора блока 7 требуется разрядить шину 12 от напряжения предварительной установки уровня до напряжения переключения водного инвертора блока 7. Если в выбранной ячейке ранится О, напряжение на разрядной шине повышается и входной инвертор блока 7 не переключается,В режиме записи блок 2 отключается от накопителя 1, дешифраторы 4, 5 выбирают одну ячейку в накопителе. Блоки 7 и 8 отключены. Блок 6 в зависимости от записываемой информации в ячейку - О или 1 устанавливает на одной из шин 12, 13 высокое напряжение (напряжение питания), а на другой - низкое напряжение (пулевое напряжение). Выбранная триггерная ячейка через ключи 3 подключается к шинам 12, 13. Когда напряжения на плечах триггера противоположны уровням напряжений, воздействующих на плечи, триггер перебрасывается, в противном случае триггер не перебрасывается.5 Таким образом, осуществляется запись информации в выбранную ячейку. Блок считывания с блоком предварительной установки уровня напряжения на общей разрядной шине может быть использован нс только в опера 1 о тивном запоминающем устройстве, но и в постоянном запоминающем устройстве на МДП- транзисторах.Такое выполнение устройства позволяет повысить его быстродействие на 30/, по срав 1 б нению с прототипом,ф ор мул а изобретения1. Запоминающее устройство, содержащеепоследовательно соединенные блок восстановления уровня напряжения, накопитель, разрядные ключи и первый дешифратор, второйдешифратор, подключенный к накопителю,блок записи, подключенный к разрядным ключам, и блок считывания, соединенный с блокомзаписи и разрядными ключами, о т л и ч а ющееся тем, что, с целью повышения егобыстродействия, оно содержит блок предварительной установки уровня напряжения, подключенный к блоку считывания,2. Устройство по п. 1, о тл и ч а ю щее с ятем, что, блок предварительной установкиуровня напряжения содержит три МДП-транзистора, исток первого транзистора подключен к затворам второго и третьего транзисторов, а стоки всех транзисторов объединены.Источники информации,принятые во внимание при экспертизе1. США патент Уо Зб 38039, кл. 307 в 2,1972,4 О 2. Япония, журнал Еге 1 ц 1 огогпйизу,Уо 11, с. 1150 - 1154, 1975.582528 Составитель В. ФроловРедактор И. Грузова Техред А. Камыш никова Корректор Л. Орлов аз 2548/1 одпнсное СССР ипография, пр. Сапунова,Изд. М 927 0 Государственного ком по делам изобр 113035, Москва, Ж