Устройство для деления

:БйЯБг ,Ь,10, ,д Н АВТОРСКО ЕН 4) УСТРОЙСТВО сится к вычисл ыть исполь чес лемен ния ил ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБ(56) Авторское свидетельствИ 251934, кл . С 06 Р 7/52,Дроздов Е.А., КомарницкиПятибратов А.П. Многопрограровые вычислительные машиньВоенное издательство МО СССс. 254-255, рис. 85. Коробково СССР1968.й В.А.,ммные циф - МР, 1974,57) Изобретение от ельной технике и м зовано при построени и специализированных лительных машин. Цел является упрощение у цель достигается тем стве содержатся три сумматор 9, группа 3 блок 2 формирования ропрограммного управ И 5 и элемент ИЛИ 6.. универсальных цифровых вычисв изобретения тройства, Эта что в устройегистра 4, 8, 10 элементов И-ИЛИ, нака, блок микИзобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительнык машинах различного назначения.Целью изобретения является упрощение устройства.Применяемый алгоритм:20 -у, если 20-у0;20; если 20;, -у ( 00, если 20, - у 011, если 20;- у01где 0; - очередной остатоку - делительЕ, - очередной разряд частногоНа чертеже приведена схема устройства.20Устройство содержит вход 1 делимого, блок 2 формирования знака, группу 3 элементов И-ИЛИ, второй регистр4, элементы И 5 и ИЛИ 6, вход 7 делителя, первый регистр 8, сумматор 9, 25третий регистр 10, выход 11 частного,блок 12 микропрограммного управления,вход 13 запуска, выход 14 готовностичастного, входы 15 и 16 знака делимого и делителя и выход 17 знака частного.В регистре 4 могут выполняться,микрооперации: "Сброс" (по сигналуС,), "Сдвиг" (по сигналу С 4) и "Запись" (управляется сигналом, формируемым в элементах И 5 и ИЛИ 6) . За 35пись в регистр 8 управляется сигналом С,. Инверсия знакового разрядасумматора 9 управляет входом элемента И 5 и как текущий разряд частного 40поступает на вход 01 регистра 10, Впоследнем. реализуется микрооперация"Сдвиг" на 1 разряд в сторону старших разрядов" по сигналу С. Присдвиге в очищающийся младший 45разряд заносится кодвхддаР, Управляющие сигналы ,Г -С и с%гнал готовности частного формируютсяв блоке 12 микропрограммного управления, который запускается сигналом50 запуска СУстройство работает следующим образом,Перед началом операции делениясигналом С регистр 4 сбрасывается в ноль. Во втором такте на входы 7 подается делитель по сигналу С делитель записывается в регистр 8, ВР третьем такте на входы 1 подается делимое х, С=О, х проходит на входырегистра 4 и по сигналу С записыва 6ется в него. Третий такт завершаетподготовительные операции и с четвертого такта начинается собственно деление. Так как циклы формированиячастного идентичны, рассмотрим выполнение х-го цикла давления.Первый такт цикла . Из регистра 4на сумматор 9 поступает 20 из регистра 8 - делитель у со знаком минус.В сумматоре 9 формируется разность20 -у. По завершении формированияразности подается сигнал С. Еслиразность положительная, сигнал Спроходит на вход "Запись" регистра 4и в последнем имеем ЕС 4=20;, -У=О;,Одновременно в младший разряд регистра 10 записывается код 1 (Е. 1) .Если разность отрицательна, сигналС не проходит через элемент И 5 иимеет КС 4=20 =О. Одновременно вмладший разряд регистра 10 записывается код О (2, = О)Второй такт цикла. По сигналу Ссодержимое регистра 4 сдвигается влево, ВС 4=20; , На этом цикл завершен.После выполнения и циклов в регистре 10 имеем частное,Формула изобретенияУстройство для деления, содержащее три регистра, сумматор, группу элементов И-ИЛИ, блок формирования знака, блок микропрограммного управления, элемент И и элемент ИЛИ, первый вход которого соединен с выходом элемента И, вход делителя устройства соединен с информационным входом первого регистра, выход второго регистра соединен с первым информационнымвходом сумматора, выход разрядов результата которого соединен с первыми входами элементов И-ИЛИ группы, выход которой соединен с информационным входом второго регистра, вход делимого устройства соединен с вторыми входами элемента И-ИЛИ группы, третьи входы которых соединены с первым выходом блока микропрограммного управления, второй выход которого соединен с входом разрешения записи первого регистра, вход разрешения сброса второго регистра соединен с третьим выходом блока микропрограммного управле" ния, четвертый и пятый выходы которо1552 Составитель Н.МаркеловаРедактор О.Юрковецкая Техред Л.Сердюкова Корректор С.Черни Тираж 559 Подписное Заказ 332 ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 го соединены с входами разрешения сдвига второго и третьего регистров соответственно, входы знаков делимого и делителя соединены с первым и вто- рым входами блока формирования зна 5 ка, выход которого является выходом знака результата устройства, выход третьего регистра соединен с выходом частного устройства, вход запуска устройства соединен с одноименным входом блока микропрограммного управления, шестой выход которого соединен с выходом готовности частного устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, инверс- с 210 6ный выход первого регистра соединен с вторым информационным входом сумматора, инверсный выход знакового разряда которого соединен с входом сдвига третьего регистра и первым входом элемента И, второй вход которого соединен с входом разрешения сдвига третьего регистра, второй вход элемента ИЛИ соединен с седьмым выходом блока микропрограммного управления, второй выход которого соединен с инверсными входами элементов И-ИЛИ группы, выход элемента ИЛИ соединен с входом разрешения записи второго регистра.