Устройство для умножения

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧ ВЕШНИХРЕСПУБЛИН СЕ И 11 06 Р 7/5(5 ОПИСАНИЕ ИЗОБРЕТЕН и множителя. 1 ил ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ ССО(56) Основы построения технических средств ЕС ЗВМ на интегральных микросхемах,/По 1 ред. Б.Н.Файзулаева. М.: Радио и связь, 1981, с. 151-189.Авторское свидетельство СССР Р .1022156, кл, С Об Р 7/52, 1982, ;54) УСТРОИСТБО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и предназначено для быстрого выполнения операции умножения чисел в любой позиционной системе счисления в дополнительном последовательном коде. Особенно эЯ)ективноего использование при применении БИСи СВИС, Цель изобретения - повышениебыстродействия, Новым в устройстве,содержащем регистр 1 множимого, регистр 2 множителя, две группы блоков3,4 вычисления разрядных значений произведения, четыре группы буферныхрегистров 5-8, регистр 9 сдвига, регистр 10 задержки множителя, сумматор11, является введение регистра 12 задержки множимого, что позволяет сократить длительность такта работыустройства за счет исключения из неевремени записи в регистры множимогоИзобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения чисел в .любой позиционной системе счисления в дополнительном последовательном коде. Особенно эффективно его применение при разработке высокопроизводительных ЭВМ, использующих большие ин О тегральные схемы и арифметику многократной точности.Цель изобретения - увеличение быст.- родействия.На чертеже приведена структурная схема устройства для умноженияУстройство для умножения содержит регистр 1 множимого, регистр 2 множителя, и блоков 3 вычисления разрядных значений произведения первой группы, п блоков 4 вычисления разрядных значений произведения второй группы., буферные регистры 5 - 8 первой, второй, третьей и четвертой групп соответственно, регистр 9 сдвига, 25 регистр 1 О задержки множителя, сумматор 11, регистр 12 задержки множимого, вход 13 множителя устройства, Вход 14 множимого устройства, первый 15 и второй 1 б входы коррекции устройства, выход результата 17 устройства.Рассмотрим функциональное назначение и реализацию основных блоков устройства.Регистры 1 и 2 предназначены для хранения значений разрядов множимого и множителя соответственно, поступающих в каждом такте работы устройствапоразрядно, начиная с младших разря. дов, через входы 14 и 13 множимогои множителя устройства соответственно. Цепи синхронизации и установки в исходное состояние регистров 1и 2, а также буферных регистров 5 - 8,15регистра 9 сдвига, сумматора 11 и регистров задержки 10 и 12 множителя имножимого соответственно не показаны,Каждый .иэ блоков 3 и 4 предназначендля перемножения соответствующих значений разрядов множимого и множителя5 Оодновременным подсуммированием кмладшей части получившегося двухраэрядного произведения двух одноразрядных слагаемых с выходов соответствующих блерных регистров. Буферные регистры, 5 и 7 первой и третьей группсоответственно предназначены для вре"менного хранения значений старших разрядов результатов, образованных на Выходах соответственно блоков 3 и 4 вычисления разрядных значений произведения. Буферные регистры б и 8 второйи четвертой групп соответственно предназначены для временного хранениязначений младших разрядов результатов,образованных на выходах соответственно блоков 3 и 4,Регистр 9 сдвига - (и+1)-разрядныйи предназначен для управления записьюразрядов множимого и множетеля в регистры соответственно 1 и 2. В началеработы устройства регистр 9 сдвигаустанавливается в исходное состояние,при котором в самый первый его разрядзаносится единица, которая в первомтакте перезаписывается во второй разряд, во втором такте - из второго разряда в третий и т.д. Регистр 10 задержки множителя предназначен длявременного хранения одного разрядамножителя. Сумматор 11 последовательного типа осуществляет сложение в системе счисления с основанием М)2 значений двух равновесовых разрядов промежуточного результата, поступающихна его входы с выходов первых буферных регистров б и 8 второй и четвертой групп. Он состоит из комбинационного сумматора и элемента запоминания переноса, в который в каждомтакте записывается значение переносадля подсуммирования в следующем такте. Регистр 12 задержки множимого предназначен для временного хранения одного разряда множимого.Устройство работает следующим образом.В исходном состоянии все регистры устройства обнулены, за исключением регистра 9 сдвига, в первом разряде которого записана единица. Множимое Х=ХХХ Х, и множитель У=У.УУУ, представленные в И-й (И 2) системе счисления дополнительным кодом или дололнением (под дополнениемпонимается дополнительный код числабез знака), поступают на входы 13и 14 устройства последовательно, начиная с их младших цифр Х, и У. Запись информации во все регистры устройства и сдвиг в регистре 9 осуществляются под действием одной и тойже серии синхроимпульсов, т,е, один и тот же импульс, присутствующий в некоторый момент на синхровходе устройства, производит запись соответст5 1569824 вующей информации в регистры 1 и 2 множимого и множителя, в буферные регистры 5 - 8, в регистры 10 и 12 задержки, в элемент запоминания переноса сумматора 11, а также осуществляется сдвиг информации в регистре 9.В начале выполняется подготовительный такт, в конце которого по пер,вому синхроимпульсу происходит запись 10 младшей цифры 7 множителя в регистр 10 и младшей цифры Х, множимого в регистр 12 и в первый разряд регистра 1. Одновременно в регистре 9 сдвига производится перезапись единицы из первого его разряда во второй, а на входах 13 и 14 подготавливаются следующие цифры У и Х сомножителей. .После подготовительного такта начинается собственно умножение чисел . 20В первом такте работы устройства в первом блоке 3 Формируется разрядное произведение ХУ. В конце такта по второму синхроимпульсу осуществляется запись значения данного произ ведения в первые буферные регистры 5 и 6, в регистр 10 заносится вторая цифра У множителя, а во второй разряд регистра 1 и в регистр 12 - вторая цифра Х множимого, первая циф ра У, множителя перезаписывается иэ регистра 10 в первый разряд регистра 2. На входах 13 и 14 устройстца подготавливаются следующие цифры Хэ и У сомножителей. Кроме этого, осу- ществляется перезапись единицы из вто рого разряда регистра 9 в третий разряд. и 2 к окончанию и-го такта, в дальнейшем,не может быть изменена (в регистре 1 хранится множимое Х=Х ХХХ а в регистре 2 - множительПЮЮ 52) фДалее возможны два варианта получения окончательного произведения. Если выходы буферных регистров 5 - 8 подсоединены к 4-входовому сумматору (эти выходы обозначены прерывистой линией), то после выполнения и первыхтактов необходим еще один такт, в котором четырехрядный код сворачиваетсяк однорядному. При отсутствии 4-входового сумматора окончательный результат образуется после и дополнительных тактов, в течение которых из устройства через его выход 17 выводитсяс соответствующими преобразованиями 46 информация, хранимая в буферных регистрах 5 - 8.В зависимости от указанных вариантов получения окончательного произведения возможны два разных способа его 45 коррекции согласно алгоритму умножения чисел в дополнительном коде.Если умножение выполняется с помощью 4-входового сумматора за (и+1)тактов, то тогда возможен только спо соб коррекции результата, при которомкорректирующие поправки по знакам сомножителей вводятся через входы 15и 16 устройства.Если умножение выполняется без исВо втором такте работы устройства в первом и втором блоках 3 формируются разрядные произведения соответственно ХУ и Х У , а в первом блоке 4 - разрядное произведение Х У.В конце такта по третьему синхроимпульсу после начала работы устройства осуществляется запись результатов, сформированных на выходах блоков 3 и 4, в соответствующие буферные регистры 5 - 8, третьей циФры У множителя - в регистр 10, третьей цифры Х множимого - в третий разряд регистра множимого и в регистр 12, второй цифры У множителя - из регистра 10 во второй, разряд регистра 2. Кроме того, одновременно производится перезапись единицы в регистре 9 сдвига из третьего разряда в четвертый, а на входах 13 и 14 устройства подготавливаются следующие цифры Х и У сомножителей,Аналогичным образом устройство работает и в других тактах.1В и-м такте его работы в блоках 3 и 4 формируются разрядные произведения соответственно ХУ, ХУд, ХУХ 7 и Х У Х У, р ХХ У В конце такта по (и+1)-му синхроимпульсу после начала работы устройства результаты, полученные на выходах блоков 3 и 4, записываются в буферные регистры 5 - 8, цифра У из регистра 10 в и-й разряд регистра 2 множимого. Кроме того, одновременно производится выдвижение единицы,иэ последнего .(п+1)-го разряда регистра 9 сдвига, а это означает, что информация, сформированная в регистрах 1 пользования 4-входового сумматора за2 п тактов, то возможны два способа введения коррекции. При первом коррекция вводится через входы 15 и 16 устройства, а второй основан на расшире 1569824 8Нки РЯБ РЯДНОЙ СЕТКИ СОМНОЖИТЕ ттЕЙТ Е . Формировантие корректирующей поправкт-: по знаку множителя производится путем умножения в калцом из и дополнитель,) ных тактов множимогО Х хранимого Б регистре 1, на цифру Утт(Ут=Иесли множитель отрицательный, в противном случае У 5=О), а образование корректи рующей поправки па зняку множимога осуществляется путем умножения в каждом из и дополнительньгх тактов множителя 7, хранимого в регистре 2, на цифру Х-"(Хтт=И, если множимое отри. цателтное в противном случае Х=О), Для этого в конце тактов работы устройства с (и)-го по (2 П)-й на входах 13 и 14 устройства подготавливаются цифры Х и 75". Преимуществом спасаоя. коррекции результата па сряБ 79 нению с предыцущим является отсутствие необходимостив прецварительном получении знаков сомножителей, что очень важно при последовательной об: работке когда числа обрабатывятотся,. 25 начиная с младших цифр, а также более простая аппяратурная реализация кор-. ректирующих поправок.Е Лтк МнажИМОЕ Х И МиожктЕЛЬ У Хранятся в регистрах 1 и 2 Б дополниталь-р ном коде (т.е. их знаковые разряды являются составной частью старших ЦИФР Х, и Уо)., то Б качестве коРРекций используются дополнительные коды множьгмого и множителя а знак резуль- - тата автоматически получается в старшей цифре произведения, Если множимое Х и множитель У хранятся в регистрахи 2 в Форме дополнения (т:е, их знаковые разряды не входят в старшие тО цифры Х и У, и не участвуют непосредственно в умножении), ТО Б качествекорректирующих поправок используютсядополнения множимого и множителяр язнак результата должен быть сформирован отдельно путем сложения па модулю два двух знаков сомножителей.,ФОрМула изобретения50устройство для умножения, содержащее регистры множимого и множителя, две группы блоков вычислений раэрядньгх значений произведения по и блоков в каждой (и - разрядность самножите 55 лей), четыре группы буферных регистров по и регистров в каждой, регистр сдвига, регистр задержки множителя и сумматор., выход которого соединен с выходом результата устройства, входмножителя которого соединен с входомрегистра задержки множителя, выход которого соединен с информационными входами регистра множителя, вход разреЩЕНИЯ ЭаПИСИ т,-ГО РаЗРЯДа КатоРОГОсоединен соответствейно с выходам(1.+1)-го разряда сдвига (ь=1п),выход -го разряда которого соединенсоответственно с входом разрешениязаписи -го разряда мнажимога, информационные входы котарога соединеныс входом множимого устройства, входымножимаго блоков вычисления разрядныхзначений произведения первой группысоединены с выходами соответствующихразрядов регистра множимого, входымножителя блоков вычисления разрядныхзначений произведения второй группысоединены с выходами соответствующихразрядов регистра множителя, вход первого слагаемого 1-го блока вычисленияразрядных значений произведения первойгруппы соединен соответственно с выходом -го буферного регистра первойгруппы, выход (1+ 1) - го буферного регистра второй группы (1=1П)соединен соответственно с входом второго слагаемого 1-го блока вычисленияразрядных значений произведения первой группы, вход второго слагаемогои-го блока вычисления разрядных значений произведения первой группы соединен с первым входом коррекции устройства, входы буферных регистровпервой и второй групп соединены соответственно с выходами старшего имладшего разрядов блоков вычисленияразрядных значений произведения первой группы, вход первого слагаемого1-го блока вычисления разрядных значений произведения второй группы соединен соответственна с выходом -гобуФерного регистра третьей группы,выход (1+,1)-го буферного регистрачетвертой группы соединен соответственно с входом второго слагаемого1-го блока вычисления раэрядньгх значений произведения второй группы,вход второго слагаемого и-го блокавычисления разрядных значений произведения вгорой группы соединен с вторым входом коррекции устройства, выходы первых буферных регистров второйи четвертой групп соединены соответственно с входами первого и второгослагаеьптх сумматора, входы буферныхрегистров третьей и четвертой групп1569824 Составитель Е.МурзинаТехред М,Дидык Корректор О.Кравцова Редактор Л.Зайцева Заказ 1450 Тираж 565 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д . 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 соединены, соответственно с выходамистаршего и младшего разрядов блоковвычисления разрядных значений произведения второй группы, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введен регистр задержки множимого, вход которого соединен с входом множимого устройства, а выход - с входами множимого блоков вычисления разрядных значений произведения второй группы, входы множителя блоков вычисления разрядных значений произведения первой группы соединены с выходом регистра задержки множителя,