Устройство для умножения

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН И 9) 80 Ош 0 06 Г 7/ ТЕЛЬСТ орсконым пр тики изАмеО%ЕНИЯ том относится к аелькой технике и оваио при постр тике и вычисли ет быть испол ое ГОСУДАРСТВЕННЫЙ КОМИТЕТпО изОБРетениям и (лнРытияПРИ ГКНТ СССР ОПИСАНИЕ К АВТОРСКОМУ С 8 И(71) Специальное конструктбюро "Кибернетика" с опытводством Института кибернеАН АЗССР(54) УСТРОЙСТВО ДЛЯ УМН(57) Изобретение нии быстродействующих устройств умножения. Цель изобретения - повышениебыстродействия при умножении малоразрядных чисел. Новым в устройстве,содержащем регистры множимого 1 и мно"жителя 7, сумматоры утроенного множимого 2, коммутатор 3, сумматор 4,дешифратор 8 и триггер переноса 9,является введение блока элементов И б,регистра 5 результата, элемента И 11и триггера 10 окончания цикла умножения, что позволяет устранить холостые такты умножения в случае, когдаколичес тв о т акт ов умножения не меняется при количестве значащих разрядов множителя меньшим, чем количество разрядов регистра множителя,1 ил ЕИзобретение относится к автоматик и вычислительной технике и может ать использовано при построении быстродействующих устройств умножения,Целью изобретения является повьппенйе быстродействия устройства.На чертеже представлена функциональная схема устройства.Устройство умножения содержит 1 О регистр 1 множимого сумматор 2 ут9роенного. множимого, коммутатор 3, умматор 4, регистр 5 результата,ок 6 элементов И,регистр 7 ьаожи" еля, дешиьратор 8, триггер 9 пере оса, триггер 10 окончания цикла уможения, элемент И 11, вход 12 множиого устройства, вход 13 множителя, выход 14 результата умножения, управюЯющий вход 15 устройства. 2 ОВ частном случае сумматор 2 утроенного множимого содержит блок 16 умножения множимого на три, регистр 17 утроенного множимого и первый 18 и второй 19 входы записи. 25 Получение в нем утроенного множимого осуществляется путем записи мноимого в регистр 17 со сдвигом влево па два разряда умножение на 4). Далее учетверенное значение множимого 30 с выхода регистра 17 и значение мно 1 кимого с входа 12 устройства поступаЮт иа входы блока 16 умножения, на выходе которого получается утроенное его значение, которое вновь записы вается в регистр 17.Алгоритм работы устройства совпа- дает с алгоритмом работы прототипа.Если множитель имеет число значащих разрядов меньше, чем количество 4 О разрядов регистра 7, то после того, как все значащие разряды регистра 7 станут равными О, на выходе элемента И 1 1 поЯВитсЯ .единичныи сигнал у кото рый установит в единичное состояние триггер 10 окончания цикла умножения, который на своем выходе вырабатывает сигнал, означающий конец умножения, который поступает на выход "Конец умножения" устройства, Одновре О менно с выхода триггера 10 окончания цикла умножения сигнал поступает на вход блока 6 элементов И, который на своем выходе вьщает сигнал,содержащий результат умножения. Все регистры и.триггеры перед началом паботь 1 устройства устанавливаются в нулевоес остояние,Формула из обр етения Устройство для умножения, содержащее регистр множимого, сумматор утроенного множимого, коммутатор, сумматор, регистр множителя, триггер переноса и дешифратор, первый выход которого соединен с инАормационным входом триггера переноса, выход которого соединен с управляющим входом дешифратора, информационные входы которого соединены с выходами трех младших разрядов регистра множителя,инАормационный вход которого соединенс входом множителя устройства, входмножимого которого соединен с инАормационным входом сумматора утроенногомножимого и регистра множимого,выходкоторого соединен с первым информационным входом коммутатора, второйнндюрмационный вход которого соединен с выходом сумматора утроенногомножимого, а выход - с инАормационным входом сумматора, выход переносакоторого соединен с входом переносасумматора, второй выход дешифраторасоединен с управляющим входом коммутатораа, первый и второй входы з аписиустройства соединены соответственнос первым и вторым управляющими входами сумматора утроенного множимого,отличающееся тем, что,с целью повьппения быстродействия приумножения малоразрядных чисел, в него введены элемент И, регистр результата, блок элементов И и триггерокончания цикла умножения, установочный вход которого соединен с установочным входом триггера переноса ивходом "Начало умножения" устройства,выход "Конец умножения" которого соединен с выходом триггера окончанияцикла умножения и первыми входамиэлементов И блока, вторые входы которых соединены с выходами соответствующих разрядов регистра результата,информационный вход которого соединенс выходом сумматора, а вход записи -с управляющим входом устройства ивходом записи регистра множителя,инверсные выходы старших разрядовкоторого соединены с входами элемента И,