Устройство для умножения

.Ти ов ельство 7/52, ство С 7/52,СССР986,СР98,идет 06 Г етел06 УДАРСТВЕННЫЙ КОМИТЕТИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯ ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВИДЕТЕЛ(5) Изобретение относится к вычис лительной технике, в частности к у ройствам для умножения, и может бы использовано при построении арифме чесхнх устройств электронных вычисл тельных машин. Цель изобретения - сокращение количества оборудования устройства за счет введения третье группы элементов И, что позволило полностью совместить формирование9 го фиксатора 25.1 суммы первой распределительной ячейки 14.1.Со следующего такта для третьей пары сомножителей А и Вз начинается первый каскад конвейера, для второй пары сомножителей А и В начинается второй каскад конвейера. Для первой пары сомножителей А и В за"1канчивается вывод результата.Во время действия синхросигнала(2 п+2)-го такта первый разряд регистра 6 записывается в значении разряда а сомножителя А, во второй разряд регистра 6 и во второй триггер 9 сдвигается значение разряда а, сомножителя А 3. На выходе элементов И 1 2.1 формируется первое частичное произведение а Ь . На сумматоре 13.1 оно суммируется с нулевым значением суммы частичных произведений, и результат записывается во вторые фиксаторы 26.1 и 28.1 суммы и переносов распределительной ячейки 14.1 в качестве промежуточного значения суммы частичных произведений.По синхросигналу 7 (2 п+2)-го такта с выхода первого разряда управляющего регистра 15 единичный управляющий сигнал поступает через первый элемент И 16.1 второй группы на первый вход первого элемента И 17.1 третьей группы, управляющий вход 31 первой распределительной ячейки 14.1 и входы установки в нуль триггеров разрядов регистров 6 и 7, начиная с дополнительных триггероввторых разрядов регистров 6 и 7,Под действием единичного управляющегосигнала с выхода основного триггера первого фиксатора 27.1 суммы первой распределительной ячейки 14.1 черезтретий йнформационный выход 34 этой распределительной ячейки, первыйэлемент И 17. третьей группы, элемент ИЛИ 18 на выход 19 устройства поступает старший разряд произведения первой пары сомножителей АиВ ; Б это время производится обнуление дополнительных триггеров фиксаторов 25.2, 26.2, 27.2, 28.2 суммы и переноса первой распределительнойячейки 14.1 и, начиная с дополнительного триггера разряда регистра,обнуляются триггеры регистров 6 и 7, При этом значение единицы сдвигается во второй разряд управляющего регистра 15. 1580352Во время деиствия синхросигнала.(2 п+2)-го такта в первый разряд регистра 7 и первый триггер 8записывается значение разряда Ь ,сомножителя В , во второй разряд регистра 7 сдвигается значение разрядаЬ, сомножителя ВПо синхросигналу д (2 п+2)-готакта на сумматоре 13.2 суммируются(п)-е разряды двухрядного кодапроизведения второй пары сомножителейА и В, и получаемое при этом значение и-го разряда округленногорезультата записывается .в основнойтриггер первого фиксатора 25,1 суммывторой распределительной ячейки 14.2.Закончен вывод произведения первойпары сомножителей. Со следующего так 20 та начинается вь:вод произведениявторой пары сомножителей.С приходом синхросигнала(2 п+3)-го такта в первый разряд регистра 6 записывается значение разря 25 да аз сомножителя Аз, во второй разряд регистра 6 и второй триггер 9сдвигается значение разряда асомножителя Аз, в третий разряд регистра 6 сдвигается значение разряда а,30 сомножителя А . На выходе элементовИ 12.1 и 12.2 формируются младшиеразряды второго частичного произведения а ЬаЬ ,. На сумматорах13,1, 13.2 они суммируются с промежуточным значением суммы частичныхпроизведений, и результат записывается во вторые фиксаторы 26.1 и 28.1суммы и переноса. распределительныхячеек 14.1 и 14.24 О Во время действия синхросигнала(2 п+3)-го такта с выхода второго разряда управляющего регистра 15единичный управляющий сигнал поступает через второй элемент И 16.2 вто 45 рой группы на первый вход второгоэлемента И 17.2 третьей группы и науправляющий вход 31 второй распреде-.лительной ячейки 14.2, Под действием этого единичного управляющего сиг 5 О нала с выхода основного триггера первого фиксатора 25.1 суммы второйраспределительной ячейки 14.2 на выход 19 устройства поступает значениеи-го разряда произведения второй пары сомножителей А и В . Одновременно производится обнуление дополнительных триггеров фиксаторов 25.2,26.2, 27.2, 28.2 суммы и переносавторой распределительной ячейки 4.2.При этом значение единицы сдвигаетсяв третий разряд управляющего регистра 15.С приходом синхросигнала 7,(2 п+3)-го такта в первый разряд ре 5гистра 7 и в первый триггер 8 записывается значение разряда Ьсомножителя В , во второй разряд регистра 7 сдвйгается значение разрядаЬ , сомножителя В , а в третийразряд - значение младшего разрядасомножителя Вз. На выходе элементаИ 12.2 формируется старший разрядвторого частичного произведения а Ь ,На сумматоре 13.2 он суммируется спромежуточным значением суммы частичных произведений, и результат записывается в первые фиксаторы 25.1 и27.1 суммы и переноса второй распределительной ячейки 14.2,По синхросигналу 8 (2 п+3)-го2такта на сумматоре 13.3 выполняетсясложение (л)-х разрядов двухрядного кода произведения второй пары сомножителей Аи В, и полученное приэтом значение (и)-го разряда округленного результата записываетсяв основной триггер первого фиксатора 25.1 суммы третьей распределительной ячейки 14.3.Процесс получения результата длякаждой следующей пары сомножителейаналогичен.Таким образом, устройство для умножения за и тактов Формирует двухрядный код очередной пары сомножителей (первый каскад конвейера). Полученный двухрядный код произведенияэтой пары сомножителей преобразуется 40в окончательный результат на следующих и тактах работы устройства(второй каскад конвейера) одновременно с формированием устройствомдвухрядного кода произведения следующей пары сомножителей (первый каскад конвейера). Ора каскада конвейера выполняются на одних и тех же обрабатывающих элементах, для которыхдостигнуто эффективное совмещение 50операций,формула изобр етения1. Устройство для умножения,содер жащее регистры первого и второгосомножителей, два триггера, элемент И, группу элементов И-ИЛИ, первую и вторую группы элементов И, группу сумматоров, группу распределительных ячеек, управляющий регистр,элемент ИЛИ, причем выход первого разряда регистра первого сомножителя соединен с первым входом элемента И и информационным входом первого триг-. гера, выходы -х разрядов регистров первого и второго сомножителей (2,п, где и - разрядность сомножителей) соединены соответственно с первым и вторым входами .(-1 )-го элемента И-ИЛИ группы, первый и второй входы и-го элемента И-ИЛИ группы соединены соответственно с выходами первого и второго триггеров, выход элемента И и выходы (1-1)-х элементов И-ИЛИ группы соединены соответственно с первыми входами элементов И первой группы, вторые входы которых объединены и соединены с выходом и-го элемента И-ИЛИ группы, вход первого слагаемого -го сумматора1 .п) соединен соответственно с выходом 1-го элемента И первой группы, выход суммы )-го сумматора группы (1 = 1п) соединен соответственно с первым информационным входом )-й распределительной ячейки группы, выход переноса первого сумматора группы соединен с вторым информационным входом второй распределительной ячейки группы, выход переноса п-га сумматора группы соединен с вторым информационным входом (и- -1)-й распределительной ячейки группы, выход переноса К-го сумматора группы (К = 2 .,и) соединен соответственно с третьим информационным входом (К)-й и вторым информационным входом (К+1 )-й распределительных ячеек группы, третий информационный вход и-й распределительной ячейки группы соединен с входом нулевого потенциала устройства, первый тактовый вход которого соединен с синхровходом регистра первого сомножителя, синхровходом первого триггера, вторым входом элемента И, третьими входами элементов И-ИЛИ группы и первым синхровходом первой распределительной ячейки группы, второй синхровход которой соединен с синхровходом регистра второго сомножителя, синхровходом второго триггера, четвертыми входами элемен" тов И-ИЛИ группы и вторым тактовым входом устройства, первый и второй информационные выходы )-й распредели 1580352 24тельной ячейки группы соединены соответственно с входом второго слагаемого и входом переноса 1-го сумматора группы, выход -го элемента И второй группы соединен с управляющим входом -й распределительной ячейки группы, выход и-го элемента И второй группы соединен с входом первого разряда управляющего регистра, выходы разрядов которого соединены с первыми входами соответствующих элементов И второй группы, входы первых разрядов регистров первого и второго сомножителей и информационный вход второго триггера соединены с информационным входом устройства, установочный вход которого соединен с входом установки управляющего регистра, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, в него введена третья группа элементов И, причем выход переноса и-го сумматора группы соединен с вторым информационным входом первой распределительной ячейки группы, третий информационный выход 1-й распределительной ячейки группы соединен соответственно с первым входом -го элемента И третьей группы, второй вход кото рого соединен соответственно с выходом -го элемента И второй группы, выход первого элемента И второй груп" пы соединен с входами установки в "О", начиная с второго разряда,регистров первого и второго сомножителей, выходы элементов И третьей группы соединены с входами элемента ИЛИ, выход которого является выходом устройства, синхровход управляющего регистра, вторые входы элементов И второй группы, первые синхровходы распределительных ячеек группы,начиная с второй распределительной ячейки группы, соединены с первым тактовым входом устройства, вторые синхровходы распределительных ячеек группы, начиная с второй распределительной ячейки группы, соединены с вторым тактовья входом устройства.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что каждая распредепительная ячейка группы содержит два фиксатора суммы, каждый из которых состоит из основного и дополнительного триггеров, два фиксатора переноса, каждый из которых состоит из основного и дополнительного триггеров, и два элемента И-ИЛИ, вы 20 носа, выход которого соединен с вторым входом второго элемента И-ИЛИ, во второй распределительной ячейке группы выход основного триггера первого фиксатора переноса соединен с 25 вторым входом второго элемента И-ИЛИ, во всех распределительных ячейках информационные входы основных тригге 40 45 50 55 суммы, дополнительных триггеров вто 5О ходы основных триггеров первого и второго фиксатора суммы соединены с информационными входами дополнительных триггеров соответственно первого и второго фиксаторов суммы,выходы которых соединены с первым и вторым входами первого элемента И-ИЛИ,выход основного триггера второго фиксатора переноса соединен с информационным входом дополнительного триггера второго фиксатора переноса, выход которого соединен с первым входомвторого элемента И-ИЛИ, причем в распределительных ячейках группы,кроме второй, выход основного триггерапервого фиксатора .переноса соединенс информационным входом дополнительного триггера первого фиксатора переров первого и второго фиксаторов суммы соединены с первым информационнымвходом распределительной ячейки,информационные входы основных триггеровпервого и второго фиксаторов переноса соответственно с вторым и третьим информационными входами распределительной ячейки, выходы первого и второго элементов И-ИЛИ соединены соответственно с вторым и первым информационными выходами распределительной ячейки, выход основного триггера первого фиксатора суммы соединенс третьим информационным выходомраспределительной ячейки, входы установки в "О" дополнительных триггеров всех фиксаторов суммы и переносасоединены с управляющим входом распределительной ячейки, вход разрешения приема основных триггеров вторыхфиксаторов суммы и переноса, дополнительных триггеров первых фиксаторов суммы и третьи входы первого и второго элементов И-ИЛИ соединены спервым синхровходом распределительной ячейки, вход разрешения приемаосновного триггера первого фиксатора рых фиксаторов суммы и переноса ичетвертые входы первого и второгоэлементов И-ИЛИ соединены с вторымсинхровходом распределительной ячей. 113035,раж 565 омитета посква, ЖПодписи при ГКНТ ССС изобретениям и открытия Раушская наб., д. 4/5 роизводственно-издательский комбинат "Патент", г.ужгор Гагарина, 101 ки,причем в распределительных ячейках,кроме второй, вход разрешенияприема,основного триггера первого фиксаторапереноса соединен с вторым синхровходом распределительной ячейки, входразрешения приема дополнительноготриггера первого фиксатора переноса соединен с первым синхровходом распределительной ячейки, во второйраспределительной ячейке вход разрешения приема основного триггера первого фиксатора переноса соединен спервым синхровходом распределительной ячейки.1580352 35 суммирование двухрядного кода результата группой сумматоров и распределительных ячеек, а также уменьшить информационные пересылки между суммато 5 рами и распределительными ячейками.Устройство содержит сдвиговые регистры первого 6 и второго 7 сомножитеИзобретение относится к вычислительной технике, в частности" к устрой-.ствам для умножения, и может быть использовано при построении арифметических устройств электронных вычислительных машин.Целью изобретения является сокращение количества оборудования устрой"ства, 20На фиг.1 приведена Функциональнаясхема устройства для умножения; нафиг. 2 " схема распределительной ячейки,Устроиство для умножения (фиг.1) 25содержит информационный вход 1,вход2 нулевого потенциала, первый 3 ивторой 4 тактовые входы, установочный вход 5, регистры первого б и второго 7 сомножителей, два триггера8 и 9, элемент И 10, группу элементов И-ИЛИ 11, первую группу элементов И 12, группу сумматоров 13,группу распределительных ячеек 1 4,управляющий регистр 15,вторую и третьюгруппы элементов И 16 и 17, элементЙЛИ 18 и выход 19 результата устройства,Распределительная ячейка 14 группы (фиг.2) содержит первый 20, второй 21 и третий 22 информационныевходы, первый 23 и второй 24 синхро-.входы, первый 25 и второй 26 фиксаторы суммы, первый 27 и второи 28фиксатоРы переноса, каждый из которых содержит основной и дополнительный триггеры, два элемента И-ИЛИ 29и 30, управляющий вход 31 и информационные выходы 32 - 34.В устройстве для умножения разряды 50регистра 6 первого сомножителя, регистра 7 второго сомножителя, управляющего регистра 15 построены на двухтактиых триггерах каждый двухтактный триггер содержит основной и дополнительный однотактные триггеры),Первый 8 и второй 9 триггеры устройства построены на однотактных триггерах. Фиксаторы 25 и 26 суммы и фиксалей, группу сумматоров 13, первый 8и второй 9 триггеры, группу элементов И-ИЛИ 11, элемент И 1 О, группураспределительных янеек 14, управляющий регистр 15, три группы элементовИ 12,16,17 и элемент ИЛИ 18. 1 з.п.Ф-лы. 2 ил. торы 27 и 28 переноса распределительных ячеек 14 группы, кроме первого фиксатора 27 переноса второй распре; делительной ячейки 14.2 группы, содержат оцнотактные основные триггеры 25.1, 26.1, 27.1, 28.1 и дополнительные однотактные триггеры 25.2, 26.2, 27.2 28.2, Первый фиксатор 27 переноса второй распределительной ячейки 14.2 группы содержит только однотактный основной триггер 27,1 и не содержит дополнительного триггера 27.2.Устройство для умножения работает в конвейерном режиме, В процессе работы оно перемножает пары и-разрядных сомножителей Аи В, А и В, А и ВА,и Вя, где Б - число пар сомножителеи. Конвейер состоит из двух каскадов. Первый каскад конвейера включает формирование двухрядного кода частичных произведений, а второй каскад конвейера - суммирование двухрядного кода и получение окончательного результата, Для очередной пары сомножителей А, и В, первый каскад конвейера выполняется одновременно со вторым каскадом конвейера предыдущей пары сомножителей А, и1- ВВ течение первых (и+1) тактов устройство Формирует двухрядный код первой пары сомножителей (первый каскад конвейера для сомножителей А и В,). Полученный двухрядный код первого произведения преобразуется в окончательный результат в течение следующих п тактов работы устройства.(второй каскад конвейера для сомножителей А, и В,) одновременно с формированием устройством двухрядного ко. да следующей пары сомножителей (первый каскад конвейера для сомножителей А и В ). Окончательный результат умножения очередной пары сомножителей представляется в виде и-разрядногокода. Округление результата происходит за счет того, что п младших разрядов двухрядного кода не участвуют1580352 1 О 20 25 30 35 40 50 55 в Формировании окончательного результата.управление подключением распределительных ячеек 14 группы и сумматоров 13 группы к формированию двухряд 5 ного кода или к суммированию двухрядного кода для получения окончательного результата осуществляет и- разрядный сдвиговый управляющий регистр 15. В начальное состояние 1000 управляющий регистр 15 устанавливается с приходом синхросигналапервого такта под действием сигнала установки, который поступает через вход 5 установки на вход установки в единицу первого разряда и на входы установки в нуль остальных (и) разрядов этого регистра. Сигналы с выходов разрядов управляющего регистра 15 являются разрешающими для элементов И 6 второй группы,Единичный сигнал с выхода 1-го элемента И 1 б.х второй группы подключает с помощью -го элемента И 17 третьей группы третий информационный выход 34 -й распределительной ячейки 14. группы к входу и-входового элемента ИЛИ 18, а через него на выход 19 устройства, Единичный сигнал с выхода -го элемента И 16. второй группы поступает через управляющий вход 31 в -ю распределительную ячейку 14, группы, обнуляет в этой распределительной ячейке дополнительные триггеры фиксаторов 25.2, 26.2, 27.2, 28.2 суммы и переноса. Единичный сигнал с выхода первого элемента И 16.1 второй группы, поступая на входы установки в нуль триггеров разрядов регистров 6 и 7 -сомножителей, начиная с дополнительных триггеров вторых разрядов регистров 6 и 7 сомножителей, устанавливает перечисленные триггеры разрядов регистров 6 и 7 сомножителей в нуль, освобождая место для поступления очередной пары сомножителей, С выхода и-го элемента И 16,и второй группы единичный управляющий сигнал возвращается в первый разряд управляющего регистра 15.Рассмотрим первый каскад конвейера - формирование двухрядного кода произведения пары сомножителей.На информационный вход 1 устройства последовательно подаются первый осомножитель А. = а а, а,4начиная со старших разрядов, и второй сомножитель В; = Ь ЬЬ)начиная с младших разрядов. Первый сомножитель А подается во время действия синхросигналов , а второй сомножитель В - во время действия синхросигналов с, . В регистре 6 первого сомножителя и в регистре 7 второго сомножителя одновременно с приемом информации производится сдвиг информации на один разряд в сторону старших разрядов. управляющий сигнал с выхода и-го элемента И-ИЛИ 1.и поступает на входы элементов И 12 первой группы,на вторые входы которых через элемент И 10.и первые элементы И-ИЛИ 11.1 11 .(и) подаются сигналы с выходов соответствующих разрядов регистра 6 первого сомножителя и регистра 7 второго сомножителя в соответствующий момент действия синхросигналовл1 иПервый 8 и второй 9 триггеры и элемент И-ИЛИ 11 формируют сигналы, управляющие формированием различных по весу. разрядов частичных произведений на элементах И 12 первой группы. Во время действиясинхросигналаформируются частичные произведения весом от первого до и-го разрядов. Сформированные частичные произведения суммируются на сумматорах13 группы с промежуточными значениями сумм и переносов, которые хранятся во вторых фиксаторах 26 и 28 сумми переносов распределительных ячеек14. Так как младшие по весу разряды частичного произведения формирует и-й элемент И 12.и первой группы, топеренос распространяется от и-госумматора 13,и группы к первому сумматору 13.1 группы,Во время действия синхросигналов ь Формируются частичные произведения весом от (и+1)-го до 2 и-го разрядов. Сформированные частичные произведения суммируются на сумматорах13 группы с промежуточными значениями сумм и переносов, которые хранятся в первых фиксаторах 25 и 27 сумм и переносов распределительных ячеек 14 группы. Так как средние по весу разряды частичного произведения формирует первыи элемент И 12.1 первоигруппы, а старшие - и-й элемент И45 12.п первой группы, то перенос распространяется от первого сумматора13.1 группы к и-му сумматору 13.пгруппы.При работе первого каскада конвей 5ера в качестве исходной информациидля обработки выступают два сомножителя А и В;. При работе второгокаскада конвеиера исходной информацией для обработки выступают дваслагаемых - двухрядный код суммычастичных произведений и переноса.В то время когда часть сумматоров 13 групцы занята суммированием 5формируемых частичных произведений,другая, не занятая в этом процессеоставшаяся часть сумматоров 13 группы выполняет суммирование двухрядного кода - второй каскад конвейера.Чтобы разряды регистров 6 и 7 сомножителей не оказывали влияние на вто"рой каскад конвейера, производитсяих периодическое обнуление, начинаяс дополнительных триггеров вторых 25разрядов регистров 6 и 7 сомножителей,Обнуление разрядов при суммировании двухрядного кода производитсяпри помощи элементов И 16 второй 30группы, на первые входы которых поступают синхросигналыа на вторые - сигналы с выходов соответствующих разрядов управляющего регистра 15. В момент поступления синхро-сигнала 8, нулевой сигнал с выходаэлемента И 16 второй группы эакрыва"ет элемент И 17 третьей группы,Еди"ничный сигнал с выхода элементаИ 16 второй группы обнуляет дополнительные триггеры фиксаторов 25,2,26.2, 27.2, 28.2 суммы и переносасоответствующей распределительнойячейки 1 4 группы в момент перезаписиинформации из основных триггеров.Округление и младших разрядоэ выполняется их отбрасыванием, так как выходы соответствующих им вторых фиксаторов 26 сумм не подключены к выходуустройства.50Первые фиксаторы 25.1 сумм распределительных ячеек 14 группы послепоступления в них старших разрядоврезультата, подключаются к выходуустройства для вывода результата,причем информация подается с выходаосновных триггеров первых фиксаторов25.1 сумм через третий информационный выход 34 распределительной ячейки, Элементы И 16 второй группы иуправляющий регистр 15 периодически подключают третьи информационныевыходы 34 соответствующих распределительных ячеек 14 группы через элементы И 1 7 третьей группы к элементуИЛИ 18 и выходу 19 устройства,Устройство работает следующим образом.В исходном состоянии триггеры ирегистры устройства обнулены.С приходом синхросигнала , первого тактана вход 5 устройства подаетсясигнал установки, который устанавли"вает управляющий регистр 15 в начальное состояние, т.е. в состояние10000. По синхросигналупер 1вого такта в первый разряд регистра6 записывается значение старшего разряда а, сомножителя А а с приходом синхросигналапервого такта фв первый разряд регистра 7 и в первыйтриггер 8 записывается значение младшего разряда Ь сомножителя ВВ течение первого такта на сумматорах 13 суммируется нулевая информация регистров 6 и 7 и дополнительныхтриггеров фиксаторов 25 - 28 суммыи переноса распределительных ячеек14. Со следующего такта для первойпары сомножителей А и В начинается первый каскад конвейера,Во время действия синхросигналавторого такта в первый разрядрегистра 6 записывается значениеразряда а сомножителя А , во вто 1 фрой разряд регистра 6 и во второйтриггер 9 сдвигается значение разряда а сомножителя А,. На выходеэлемента И 12.1 формируется первоечастичное произведение аЬ . На сумматоре 13.1 оно суммируется с нулевым значением суммы частичных произведений и результат записывается вовторые фиксаторы 26.1 и 28. суммыи переноса распределительной ячейки14.1 в качестве промежуточного .значения суммы частичных произведений,По синхросигналувтороготакта с выхода первого разряда управ.ляющего регистра 15 через первыйэлемент И 16.1 второй группы проходит единичный управляющий сигнал напервый вход первого элемента И 1 7.1третьей группы, управляющий вход 31первой распределительной ячейки 14,1,и входы установки в нуль триггеровразрядов регистров 6 и 7, начиная с5 1 О 15 20 25 30 35 40 45 50 55 дополнительных триггеров вторых разрядов регистров 6 и 7. Под действием единичного управляющего сигнала с выхода основного триггера первого фиксатора 27.1 переноса первой распределительной ячейки 14.1 через третий информационный выход 34 этой распределительной ячейки, первый элемент И 17.1 третьей группы, элемент ИЛИ 18 проходит нулевая информация на выход 19 устройства. Одновременно с этим производится обнуление дополнительных триггеров фиксаторов 25.2, 26.2, 27.2, 28.2 суммы и переноса первой распределительной ячейки 141 и, начиная с дополнительного триггера второго разряда регистра, триггеров регистров 6 и 7, а значение единицы сдвигается во второй разряд управляющего регистра 15.Во время действия синхросигналавторого такта в первый разряд регистра 7 и в первый триггер 8 записывается значение разряда Ь , сомножителя В, во второй разряд регистра 7 сдвигается значение разряда Ь сомножителя В .По синхросигналу. 3 третьего1такта в первый разряд регистра 6 записывается значение разряда а сом 3 ножителя А во второй разряд регистра 6 и второй триггер 9 сдвигается значение разряда асомножителя А в третий разряд регистра 6 сдвигается значение разряда а сомножителя А,. На выходе элементов И. 12.1 и 12.2 первой группы формируются младшие разряды второго частичного произведения аЬа, Ь , первой пары сомножителей А и В , На сумма 1торах 13.1 и 13,2 они суммируются с промежуточным значением суммы частичных произведений, и результат записывается во вторые фиксаторы 26.1 и 28.1 суммы и переноса распределительных ячеек 4.1 и 14.2,Во время действия синхросигналатретьего такта с выхода второго разряда управляющего регистра 15 единичный управляющий сигнал поступает через второй элемент И 16,2 второй группы на.первый вход второго элемента И 17.2 третьей группы, Под действием этого единичного управляющего сигнала с выхода основного триггера первого фиксатора 25.1 суммы второй распределительной ячейки 14.2 на выход 19 устройства поступает нулевая информация, прошедшая черезтретий информационный выход 34 второйраспределительной ячейки 14,2,второйэлемент И 17.2 третьей группы, элемент ИЛИ 1 8. Одновременно с этимидействиями производится обнуление дополнительных триггеров фиксаторов25,2, 26.2, 27.2, 28.2 суммы и переноса второй распределительной ячейки 14,2, на входы установки в нулькоторых единичный сигнал поступаетчерез управляющий вход 31 распределительной ячейки 14.2, При этом значение единицы сдвигается в третий разряд управляющего регистра 15,По синхросигналутретьего такта в младший разряд регистра 7 и впервый триггер 8 записывается значение разряда Ьсомножителя В ; вовторой разр д регистра 7 сдвигаетсязначение разряда Ь , сомножителяВ, а в третий разряд - значениемладшего разряда Ь сомножителя ВНа выходе элемента И 12.2 формируетсястарший разряд второго частичногопроизведения а Ь . На сумматоре 132оно суммируется с промежуточным значением суммы частичных произведений,и результат записывается в первыеФиксаторы 25.1 и 27. суммы и переноса второй распределительной ячейки14.2.С помощью синхросигнала ,( +1 )го такта в первый разряд регистра 6записывается значение разряда а;сомножителя А во второй разряд регистра б и второй триггер 9 сдвигается значение разряда а, сомножителя А в третий разряд - значениеразряда а;, сомножителя Ав каждыйследующий до .(+1)-го разряда регистра б сдвигается значение предыдущегоразряда сомножителя Ав (+1)-йразряд регистра 6 сдвигается значение разряда а, сомножителя А,. Навыходе элементов И 12.1 - 12.1 первой группы Формируются младшие разряды частичных произведений; а,Ь о т-(аЬ, На сумматорах 13,113. они суммируются со значениямипромежуточной суммы частичных произведений, и результат записываетсяво вторые фиксаторы 26,2 и 28.1 суммы и переноса распределительных ячеек 14.1 - 4.х,Во время действия синхросигнала(х+1)-го такта с выхода -го разряда управляющего регистра 15 единич 1580352ный управляющий сигнал поступает через -й элемент И 16, второй группы на первый вход -го элемента И 1 7. третьей группы. Под действием этого единичного управляющего сигнала с выхода основного триггера первого фиксатора 25.1 суммы "й распределительной ячейки 14. на выход 19 устройства поступает нулевая информация, прошедшая через третий информационный выход 34 -и распределительной ячейки4.х, х-и элемент И 17. третьей группы, элемент ИЛИ 18. Одновременно с этим действием производится обнуление дополнительных триггеров фиксаторов 25.2, 26.2, 27.2, 28.2 суммы и переноса 1-и распределительной ячейки 14.х, на входы установки в нуль которых единичный сигнал поступает через управляющий вход 31 распределительной ячейки 14 При этом значение единицы сдвигается в (+1)-й разряд управляющего регистра 15.С приходом синхросигнала + )- го такта в первый разряд регистра 7 и в первый триггер 8 записывается значение разряда Ь;сомножителя В , в каждый следующии до (+1) - го разряда регистра 7 сдвигается значение поступивших в предыдущих так" тах разрядов сомножителя В в (+ +1)-й разряд регистра 7 сдвигается значение разряда Ь сомножителя В . На выходе элементов И 12.2-2. первой группы формируются старшие разряды различных по весу частичных произведений аЬ .; а .;Ь . На1 и сумматорах 13.2-13. они суммируются со значениями промежуточной суммы частичных произведений, и результат записывается в первые фиксаторы 25.1 и 27.1 суммы и переноса распределительных ячеек 14.2-14.х.По синхросигналу Г, п-го такта в первый разряд регистра б зайисывается значение младшего разряда асомножителя А , во второй разряд . регистра 6 и второй триггер 9 сдвигается значение разряда а д, сомно" жителя А , в каждый следующий разряд1 Фсдвигается значение предыдущего разряда сомножителя А , в и-й разряд регистра 6 сдвигается значение разряда а, сомножителя А,. На выходеэлементов И 12.1-12.(п) формируются младшие разряды различных по весу разрядов частичных произведений30 35 ряда сомножителя В , в п-й разряд 40 РегистРа 7 сдвигается. значение млад-,шего разряда Ь сомножителя В 1 . Наьвыходе элементов И 12,2 " 12. (и)первой группы формируются старшиеОразряды различных по весу разрядов 45 частичных произведений а р 1 Ь ува , Ь . На сумматорах 13.2 -13.(п) они суммируются соответственно со значениями промежуточнойсуммы частичных произведений и; ре зультат записывается в первые фиксаторы 25.1 и 27.1 суммы и переносараспределительных ячеек 14.214.(п). 5О5 12а Ь а,Ь . На сумматорах 13.1 - 13.(п) они суммируются со значениями промежуточной суммы частичных произведений, и результат записывается во вторые фиксаторы 26,1 и 28.1 суммы и переноса распределительных ячеек 1 4.1 -1 4 .(п).Во время действия синхросигналаи-го такта с выхода (п)-го разряда управляющего регистра 15 единичный управляющий сигнал поступает через (и)-й элемент И 16.(п) второй группы на первый вход (и)-го элемента И 17,(п) третьей группы. Под действием этого единичного управляющего сигнала с выхода основного триггера первого фиксатора 25.1 суммы (п)-й распределительной ячейки 14.(п) на выход 19 устройства постунает информация, прошедшая черезтретий информационный выход 34 распределительной ячейки 1 4.(п),(п)-й элемент И 1 7.(п) третьейгруппы, элемент ИЛИ 18. Одновременно с этими действиями производитсяобнуление дополнительных триггеровфиксаторов 25.2, 26.2, 27.2, 28.2 суммы и переноса (и)-й распределительной ячейки 1 4.(п). При этом значение единицы сдвигается в п-й разряд управляющего регистра 15. По синхросигналу 7 л-го такта1в первый разряд регистра 7 и в йервый триггер 8 записывается значение старшего разряда Ь сомножителя В ., в каждый следующий разряд регистра 7 сдвигается значение предыдущего разВ следующем такте начинается ввод второй пары сомножителей, а для первой пары сомножителей А и В заканчивает работу первый каскад конвейера.5 1 О 15 20 30 35 40 45 50 55 С приходом синхросигнала (и+1)-го такта в первый разряд регистра 6 записывается значение старшего разряда асомножителя А, Одновременно с выхода и-го разряда управляющего регистра 15 единичный управляющий сигнал поступает через и-й элемент И 16.и второй группы на первый вход и-го элемента И 17.и третьей группы, а также на вход пер- вого разряда управляющего регистра 15, Под действием этого единичного управляющего сигнала с выхода основного триггера первого фиксатора 25.1 суммы и-й распределительной ячейки 14.и на выход 19 устройства поступает нулевая информация,прошедшая через третий информационный выход 34 и-й распределительной ячейки 14.и, и-й элемент И 1 7.и третьей группы, элемент ИЛИ 18, В это же время производится обнуление дополнительных триггеров фиксаторов 25.2, 26.2, 27,2, 28,2 суммы и переноса и-й распределительной ячейки 14 п. При этом значение единицы сдвигается в первый разряд управляющего регистра 15.Во время действия синхросигнала(и+ )-го такта на выходах эле 1ментов И 12 первой группы формируются младшие разряды частичных произведений предыдущей пары сомножителей А, и В : а Ь а,Ь . На сумматорах 13 они суммируются соответственно со значениями промежуточной суммы частичных произведений, и результат записывается во вторые фиксаторы 26.1 и 28.1 суммы и переноса распределительных ячеек 14.С приходом синхросигнала 1(и + + 1 )-го такта в первый разряд регистра 7 и в первый триггер 8 записываются значения младшего разряда Ь сомножителя В.Во время действия синхросигнала ь 1 (и+)-го такта на выходах элементов И 12 формируются старшие разряды частичных произведений предыдущей пары сомножителей: а 1 Ьа Ь На сумматорах 13 они суммируются соответственно со значениями промежуточной суммы частичных произведений, результат записывается в первые фиксаторы 25,1 и 27.1 суммь 1 и переноса распределительных ячеек 14.Со следующего такта для первой пары сомножителей Аи В начинает работу второй каскад конвейера, а для второй пары сомножителей Аи В начинает работать первый каскад конвеиера,С приходом синхросигнала 1 (и +1 + 2)-го такта в первый разряд регистра 6 записывается значение разряда а сомножителя А, во второй разряд регистра 6 и второй триггер 9 сдвигается значение разряда а, сомножителя А 2. На выходе элемента И 12.1 формируется первое частичное произведение а Ь . На сумматоре1 1113.1. Оно су;.руется с нулевым значением суммы частичных произведений и результат записывается во вторые фиксаторы 26. и 28.1 суммы и переноса распределительной ячейки 14.1 в качестве промежуточного значениясуммы частичных произведений.Одновременно с этим с выхода первого разряда управляющего регистра 15 через первый элемент И 16.1 второйгруппь единичный управляю 11 йсигнал поступает на первый вход первого элемента И 17, третьей группы, управляющий вход 31 первой распределительной ячейки 14.1 и входы установки в .нуль триггеров разрядов регистров 6 и 7, начиная с дополнительных триггеров вторых разрядов регистров 6 и 7. Под действием. этого единичного управляющего сигнала с выхода основного триггера первого фиксатора.27. переноса первой распределительной ячейки 14,1 через третий информационный выход 34 этой распреде 111 т ел ь 110 й я ч е Йк н 1 с р 11 ь 1 зле.ивИ 17.1 трстьей гру 1.пы, элемент ИЛИ 18 проходит нулевая информация на вход 19 устройства. В это же время производится обнуление долоп 1 ительнь 1 х триггеров фиксаторов 25,2, 26.2, 27.2, 28. су:мы и пе,-,е 11 оса 1,;.:,р аспределитель ной ячейки4. 1 и, начиная с дополнительного три гг ера в торого разряда регистра, обпуляются триггеры регистров 6 и 7. При этом значение единицы сдвигается во второй разряд управляющего регистра 15.С приходом синхросигпдлз 1,.у и + + 2)-го такта в первый разряд регистра 7 и в первый триггер 8 записывается значение .разряда Ь сомножителя В, во второи разряд регистра 7 сдвигается значение разряда Ьсомножителя В, По синхросигналу(и+2)-го такта на сумматоре 13.2 сум1580352 15мируются (и)-е разряды двухрядного кода произведения первой пары сомножителей А и В , и получаемое при) ффэтом значение и-го разряда округленного результата записывается в основной триггер первого фиксатора 25.1 суммы второй распределительной ячейки 14.2.Со следующего такта начинается вывод и-разрядного округленного произведения первой пары сомножителей А, и В,.С приходом синхросигнала(и +1 + 3)-го такта в первый разряд регистра 6 записывается значение разряда аЗ сомножителя А 2, во второй разряд регистра б и второй триггер 9 сдвигается значение разряда а сомножителяА , в третий разряд регистра б сдвигается значение разряда а, сомножителя А. На выходе элементов И 12.1 и 12.2 формируются младшие разряды второго частичного произведения: аЬ , аЬ , . На сумматорах 13,1 и 13.2 они суммируются с промежуточным значением суммы частичных произведений, и результат записывается во вторые фиксаторы 26.1 и 28.1 суммы и переноса распределительных ячеек14.1 и 142.Во время действия синхросигнала8 (п+3)-го такта с выхода второго разряда управляющего регистра 15 единичный управляющий сигнал поступает через второй элемент И 16.2 второй группы на первый вход второгоэлемента И 17.2 третьей группы и на управляющий вход 31 второй распределительной ячейки 14.2. Под действием этого единичного управляющегосигнала с выхода основного триггерапервого фиксатора 25,1 суммы второйраспределительной ячеики 1 4,2 навыход 19 устройства поступает значение и-го разряда произведения первой пары сомножителей А и Б Одно 1 Гвременно производится обнуление дополнительных триггеров фиксаторов25.2, 26.2, 27.2, 28.2 суммы и переноса второй распределительной ячейки 1 4.2. При этом значение единицысдвигается в третий разряд управляющего регистра 15.С приходом синхросигнала (и+3)-го такта в первый разряд регистра 7 и в первый триггер 8 записываются значения разряда Ь сомножителя В, во второй разряд регист 16ра 7 сдвигается значение разрядаЬ, сомножителя В , а в третийразряд - значение младшего разрядаЬ сомножителя В . На выходе элемента И 12.2 формируется старшийразряд второго частичного произведения а Ь . На сумматоре 13.2 он суммируется с промежуточным значениемсуммы частичных произведений, и результат записывается в первые фиксаторы 25,1 и 27.1 суммы и переносавторой распределительной ячейки14.2.По синхросигналу(и+3)-Готакта на сумматоре 13.3 выполняется сложение (и)-х разрядов двухрядного кода произведения первойпары сомножителей А и В и получен 1 1 2 О ное при этом значение (и)-го разряда округленного результата записывается в основной триггер первогофиксатора 25.1 суммы третьей распределительной ячейки 14,3,25 Аналогичные действия. выполняютсяустройством для умножения в течениеследующих тактов работы, Особенностью2 п-го такта является получение сразудвух разрядов результата - второго 3 О и первого как значение суммы и переносов. По синхросигналу С 2 п-готакта в первый разряд регистра б записывается значение разряда асомножителя А, во второй разряд регистра 6 и второй триггер 9 сдвигаетсязначение разряда а , сомножителяА , в каждый следующий разряд сдвигается значение предыдущего .разрядасомножителя А, в и-й разряд регист ра 6 сдвигается значение разрядаа, сомножителя А 2. На выходе элементов И 12.1 - 12.(п) формируютсямладшие разряды различных по весуразрядов частичных произведений: 45 а,Ьа , Ь. На сУмматоРах13.1 - 13.(п) они суммируются созначениями промежуточной суммы частичных произведений, и результатзаписывается во вторые фиксаторы26,1 и 28.1 суммы и переноса распределительных ячеек 14.1 - 14.(п).Во время действия синхросигналаГ, 2 п-го такта с выхода (и)-горазряда управляющего регистра 15 единичный управляющий сигнал поступаетчерез (и)-й элемент И 16,(п)второй группы на первый вход (п)- го элемента И 17.(п) третьей группы. Под действием этого единичногоуправляющего сигнала с выхода основного триггера первого фиксатора 25.1 суммы (и)-й распределительной ячейки 14".(и) на выход 19 устройства поступает значение третьего разряда произведения первой пары сомножителей А, и В Одновременно производится обнуление дополнительных триггеров фиксаторов 25.2, 26.2, 27,2, 28,2 суммы и переноса (и)-й распределительной ячейки 14.(и). При этом значение единицы сдвигается в и-й разряд управляющего регистра 15.По синхросигналу С 2 и-го такта в первый разряд регистра 7 и в первый триггер 8 записывается значение старшего разряда Ь сомножите 1ля В, в каждый следующий разряд регистра 7 сдвигается значение предыдущего разряда сомножителя В, в и-й разряд регистра 7 сдвигается значение младшего разряда Ьсомножителя В . На выходе элементов И 1 2,2 - 12,(и) первой группы формируются старшие разряды различных по весу разрядов частичных произведений а и- Ь фа , Ь , На сумматорах 13.2-13,(и) они складываются соответственно со значениями промежуточной суммы частичных произведений, и результат записывается в первые Фиксаторы 25.1 и 27.1 суммы и переноса распределительных ячеек 14,2 14(и - 1).Во время действия синхросигналаь, 2 и-го такта на сумматоре 1 З.и выполняется сложение старших разрядов двухрядного кода произведения первой лары сомножителей А, и В и полученные при этом значения второго и первого разрядов округленного результата записываются соответственно в основной триггер первого фиксатора 25,1 суммы и-й распределительной ячейки 1 4.и и в основной триггер первого фиксатора 27,1 переноса первой распределительной ячейки 14.1.Со следующего такта начинается ввод и устройство третьей пары сомножителей Аз и В. Для второй пары сомножителей А и Взаканчивается первый каскад конвейера.С приходом синхросигнала 2,(2 и+ +1 )-го такта в первый разряд регистра 6 записывается значение старшего разряда а, сомножителя А 3. На51015 30. 262 27.2, 28.2 суммы и переноса 35 40 45 50 55 выходах элементов И 1 2 первой группы формируются младшие разряды частичных произведений предыдущей пары сомножителей А и Вм аль, ъуадЬл На сумматорах 13 они суммируются соответственно со значениями промежуточной суммы частичных произведений, и результат записывается во вторые фиксаторы 26.1 и 28,1 суммы и переноса распределительных ячеек 14,Во время действия синхросигнала8, (2 и+1)-го такта с выхода и-го разряда управляющего регистра 15 единичный управляющий сигнал поступает через и-й элемент И 16.и второй группы на первый вход и-го элемента И 17.и третьей группы, а также на вход первого разряда управляющего регистра 15. Под действием этого единичного управляющего сигнала с выхода основного триггера первого фиксатора 25.1 суммы и-й распределительной ячейки 14.и на выход 19 устройства поступают значения второго разряда округленного произведения первой пары сомножителей А и В Одновре 1менно производится обнуление дополнительных триггеров фиксаторов 25,2,и-й распределительной ячейки 14.и спомощью единичного сигнала,прошедшего через управляющий вход 31 и-йраспределительной ячейки. При этомзначение единицы сдвигается в первыйразряд управляющего регистра 15. С приходом синхросигнала С (2 и+1 )-го такта в первый разряд регистра 7 и в первый триггер 8 записывается значение младшего разряда Ьь сомножителя В Во время действия синхросигнала 2 (2 и+1)-го такта на входах элементов И 12 Формируются старшие разряды различных. по весу разрядов частичных произведений предыдущей пары сомножителей А и В; а Ь , ао, . На сумматорах 13.2 - 1 З.и они суммируются соответственно со значениями промежуточной суммы частичных произведений, и результат записывается в первые фиксаторы 25.1 и 27,1 суммы и переноса распределительных ячеек 14.2 - 14.и, На первом сумматоре 13.1 значение первого разряда произведения первой пары сомножителей Аи В суммируется с нулевой информацией и перезаписывается в основной триггер перво