Мазурчук

Номер патента: 1777135

Опубликовано: 23.11.1992

Авторы: Величко, Григорьян, Коростиль, Лисник, Мазурчук, Стасюк

МПК: G06F 7/544

Метки: вычисления, т-области, функций

...Вычислительная ячейка матрицы содержит первый 18 и второй 10 умножителии вычитатель 14, вход вычитаемого которогосоединен с выходом второго умножителя 10.30 вход множимого которого соединен с выходом первого умножителя 18.Вход нулевой дискреты аргумента 6(0)устройства соединен с входом делителяпервого блока деления УДДЧ 1(1) и входами35 множимого 1-х блоков умножения 2(1),Входы множителя 1-х БУ 2(1) соединены. с входами 1-х коэффициентов устройства 5(1),входами 11 множителя первого умножителя12 1-й вычислительной ячейки 3(1,1) и входа 40 ми 9 множителя второго умножителя 10 (Щх ячеек матрицы (М -1, 1+1, , п).Выходы 1-х блоков умножения 2(1) соединены с входами делителя (1+1)-х блоков деления 1(2), 1(3), , 1(п),45 Вход 6(1) первой...

Номер патента: 1734101

Опубликовано: 15.05.1992

Авторы: Вашкулат, Гегечкори, Мазурчук, Стасюк, Таранушко

МПК: G06F 15/16

Метки: вычислительная

...(2 г;1)-й информационный вход блока подключен к первому информационному входу 1-го сумматора, 2 1-й информационный вход блока подключен к второму информационному входу Ь-го сумматора и к входу 1 го элемента НЕ.Вычислительная система (фиг. 1) работает следующим образом,В режиме работы блока 9 вычисления квадратного корня во время цикла считывания центрального процессора 1 в соответствии с временной диаграммой (фиг. 4) реализуется выдача адреса с выхода мультиплексорной шины процессора 1 на вход проницаемого регистра-защелки 5. Через время т 1, равное задержке сигнала в регистре-защелке 5, с его выхода значение адреса поступает на шину адреса и далее на адресный вход блока 14 регистров. Кроме того, значения двух старших разрядов А...

Номер патента: 1686438

Опубликовано: 23.10.1991

Авторы: Болкисева, Григорьян, Мазурчук, Прозоров, Стасюк, Челышев

МПК: G06F 7/544

Метки: функциональный, цифровой

...со сдвигом на (1+1) разряд в сторону младших к входу второго операнда 1-го арифметического блока, вход первого операнда первого сумматора соединен с входом первого аргумента преобразователя . и со сдвигом на один разряд в сторону старших с входом второго операнда первого и второго сумматоров, первые информационные входы всех мультиплексоров подключены к выходу первого сумматора и входу первого операнда второго сумматора, выход которого соединен с вторыми информационными входами всех мультиплексоров, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей эа счет вычисления выражения общего лярности структуры преобразователя, в него введены третий сумматор и группа иэ и сумматоров, причем вход первого...

Номер патента: 1672470

Опубликовано: 23.08.1991

Авторы: Григорьян, Мазурчук, Стасюк

МПК: G06F 17/16

Метки: вычислитель, матричный

...образомЛ г Э += х х х: х при 2. По методу разрядной декомпозицииС помощью выражения (4) организуем вьг 1 ислении в виде рекуррентных процедур, каждая из которых является моделью разрядного уравнении,11 1 1 -2х+ (22.1ф(, + О 1 2т+ Каждая последу:щая компонента не 111у, = у - 2 . х + (21 1 Реэульта вычислений образуетси в знаковом ко.е, г Ричем .-й компоненте 45 вектора ( присваивается знак Б,.Матричный вычислитть элемента непрерывной дроби Эйлера работает следующим образом.На вход 30 подаетси знаЧение кон - станты и. На входи 33 1) - 33 (6)/ 5 подаются значения разрядов первого сомножителя х, на вход 28 - значение второго сомножителя у, на входы 41(1)- 41(Ь) - значения разрядов третьего55 сомножителя к, на вход 43 - значение...

Номер патента: 1647558

Опубликовано: 07.05.1991

Авторы: Григорьян, Мазурчук, Стасюк

МПК: G06F 7/544

Метки: вычислитель, матричный

...уравнения (7) систем разрядных уравненийодного звена цепной дроби.Блоки 3 суммирования кажпой группы (столбца) вычислителя формируютзначения соответствующих разрядоврезультата вычисления одного звенацепной дроби Б, который подаетсяна вход частного знаменателя следующего младшего звена цепной дроби.Таким. образом, после окончанияпереходного процесса в схеме, на еевыходах 7(1), 7(2), 7(3), 7(4) уста.навливаются значения соответствующихразрядов результата вычисления.цепной дроби. Формула из обретения Матричный вычислитель, содержащий две группы блоков суммирования, пер. - . вую группу блоков вычитания и первую группу блоков суммирования-вычитания, отличающийся тем, что, с целью расширения функциональных возможностей путем вьиисления...

Номер патента: 1615711

Опубликовано: 23.12.1990

Авторы: Григорьян, Мазурчук, Свешникова, Стасюк

МПК: G06F 17/16, G06F 7/556

Метки: вычислитель, матричный, экспоненты

...и треугольная матрица блоков умножителей-сумматоров,Выполняя Т-операции дифференцирования и произведения, получим искомую рекуррентную формулу Обозначим ехр х(К) = у(К), Раскрыв выжение (2), имеем+ - у(1) х(4)+у(0) х(5),Матричный вычислитель экспоненты вобласти Т-изображений работает следующим образом,На вход 5(0) матричного вычислителяэкспоненты подается начальное значениех(0) аргумента х(т). На входы 5(з) подаютсязначения дискрет Т-функции х(з). На входы4 (1) - значения постоянных коэффициентов,Постоянные коэффициенты подаются любым известным в вычислительной техникеспособом, в частности из ПЗУ,На схеме (фиг, 1) каждая строка представляет собой электронную модель вычисления соответствующей дискретыТ-функции у(К) = ехр х...

Номер патента: 1615710

Опубликовано: 23.12.1990

Авторы: Григорьян, Мазурчук, Свешникова, Стасюк

МПК: G06F 7/548

Метки: вычисления, косинуса, области, синуса, т-изображений, функций

...дискреты функции синуса (выходы 10(К или косинуса (выходы 9(К в области Т-изображений,Таким образом, подав на входы устройства соответствующие входные значения, по рекуррентным формулам (4) на выходах 10 функции синуса последовательно получим соответствующие значения у, а на выходах 9 функции косинуса - соответствующие значения . Формула изобретения Устройство для вычисления функций синуса и косинуса в области Т-изображений по авт.св. М 1012248, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет одновременного вычисления и отсчетов функций синуса и косинуса в области Т-изображений, (где и - количество отсчетов аргумента), в него введены первая и вторая группы умножителей, первая и вторая...

Номер патента: 1615708

Опубликовано: 23.12.1990

Авторы: Болкисева, Григорьян, Мазурчук, Стасюк

МПК: G06F 7/544, G06F 7/548

Метки: вычислитель, гиперболических, изображений, матричный, области, функций

...Т-изображений, где и - количество отсчетов аргумента.На фиг. 1 представлена блок-счислителя; на фиг. 2 - блок-схема бножения и суммирования.Матричный вычислитель содеркит устройство 1 вычисления гиперболических функций для нулевых отсчетов, группы умножителей 2 и 3, группы блоков 4 и 5 умножения и суммирования, входы 6 коэффициен(515 С 06 Е 7/544, 7/5 аВТОНОМНО ИЛЦ В СОСтаВЕ ВЫЧЦСЛИТЕЛ НО 11 л 1 ашины в качестве вычислителя и перболических функций В области тейлоровских Т-изображений, Целью изобретения является расширение функциональных возможнос-ей вычислителя на области Т-изображений с тел 1, чтобы он мо: гхыч 11 слять функци 1 гиперболических синуса и косинуса в области Т-изобракений. Поставленная цель достигается тем, что в...

Номер патента: 1608652

Опубликовано: 23.11.1990

Авторы: Григорьян, Лисник, Мазурчук, Стасюк

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...2 , Х = р - О;г г3) 0101 - 1-е входыразрядов 31,3 г,З, 341001 - 2-е входыразрядов 3 Зг,Зэ,3110 - вход переноса разряда 34.,01110 - выходы разрядов 3,Зг,З,Зи переноса разряда 3Х=р=о;24) 01011 - 1-.е входы разрядов 4 4 ,4,44,4,11001 - 2-евходы разрядов 41,4 г,4,. 4,4,О - вход переноса разряда 4 р100100 - выходы разрядов 4,4 г,4, 4, 4 и переноса раэряда 41,Х=р=;5 ф Ф5) 101110 - 1-е входы разрядов 55 г,51254 255 ю 5 б 3 01000 - 2-е входы разрядов 5,5 г,."1,54,5 т,511 - вход переноса разряда 5;1000000 - выходы разрядов 5 1,5 г,5,54,5, и переносаразрядов 5 1, Х = р=Результат равен Х = Зн 7 4 Г= 0.10011.Проверка: (0.10011) = 0.0101101001,П р и м е р 2. Извлечь квадратныйкорень из того же числа 7, что и впримере 1, но отрицательного, котороев...

Номер патента: 1569825

Опубликовано: 07.06.1990

Авторы: Лисник, Мазурчук, Свешникова, Стасюк

МПК: G06F 7/52

Метки: двоичных, деления, чисел

...з Формируется величина невязки . и переноса р из старшего разряда 2,:1 вход сумматора 13 по модулю два, н; выходе которого образуется величина5 ,15 б 98256р Д+ ЗнЬ=1. Значения разрядов дели-разрядов 3 -34 поступает величинатели ЗнЬ Ь ЬЬЪ =1.0011 инвертируют- гЯ =1100, на первый вход разряда 3 вся на элементе 9 и сумматоре 7, На величина р С+) ЗнЬ=1.вторые входы разрядов сумматора 3-З Сумматор 3 - 3; Формирует значенияпоступает код 01100. На первые входы разрядов невязки Еи переноса р:11001 - код на первых входах разрядов З 01100 - код на вторых входах разрядов 3 -3+ 1 - величина а 100110 - код на выходе разрядов 3, -31Таким обРазом, Г =00110; Рз =14-44 постУпают РаэРЯды величины г файв Значение р =1 поступает на вход сум- код 0110. На...

Номер патента: 1532947

Опубликовано: 30.12.1989

Авторы: Болкисева, Григорьян, Мазурчук, Пухов, Стасюк

МПК: G06F 17/16

Метки: вычисления, свертки

...Х(2), Х(3) соответственно,На входы второй группы информационных входов 5(1), 5(2), 5(3), 5(4)подаются значения младших разрядов4У(0), У(1), У(2), У(3) переменныхУ(0), У(1), У(2), У(31 соответственно. С подачей сигнала на второй управляющий вход 7 и в 2 празрядныхрегистрах 2 образуются значенияЕ(О) = 2Х(0)У(0);е(1)=2 1 х(1)т(о)+х(о) (1)3;Е(2) =2Х(2) У(0)+Х(1) У(1)++Х (1) 7 (2 ) +Х(0) У (3)соответственно. Носле подачи сигналана первый управляющий вход 6, старшие4 разряда содержимого 2 п-разрядныхрегистров 2 записываются в соответст"вующие и-разрядные регистры 3.В начале второго цикла на входывторой группы информационных входов5(1), 5(2). 5(3) 5(4) поступают зна"чения следующих разрядов у(0), у(1),У(2), 1(3) переменных 7(0), У(1),г(2),...

Номер патента: 1298764

Опубликовано: 23.03.1987

Авторы: Белецкий, Дородько, Кулик, Мазурчук, Отблеск, Чемерис

МПК: G06F 17/10

Метки: вычисления, функций, элементарных

...от времени формирования "О", что обуславливается различием времени задержки в цепях их формирования. В одновибраторах устройства приоритетного формирования нулей устанавливается длительность импульса не меньшая времени й = шах (й) - пап (д. ), (6)5 12987Каждый разряд блока приоритетного формирования нулей работает следующим образом.При переключении "1" в "0" на .входе одновибратора 26 последний не запускается и "0" поступает на выход элемента И 28. При переключении "0" в "1" запускается одновибратор 26, формируя на своем выходе отрицательный импульс длительностью С. Задерж ка, реализуемая элементом 27, не меньше, чем время запуска одновибратора. В результате включение "1" на выходе схемы И задерживается на время й. Это обеспечивает в...

Номер патента: 1179369

Опубликовано: 15.09.1985

Авторы: Белецкий, Кулик, Лисник, Мазурчук, Пухов, Стасюк

МПК: G06F 17/16

Метки: векторов, вычисления, двух, произведения, скалярного

...11.-мерных векторов, например, в системах автоматического управления быстро- протекающими процессами, динамическими объектами, математические модели которых представляются в виде совокупности сумм парных произведений.Цель изобретения - повышение быстродействия.На чертеже приведена схема устройстка для вычисления скалярного произведения векторов для случая, когда 11 =4 и 1 =3 (п - разрядность Выражение (1) при 11 =4быть записано1 1фТ Х1 ЧЗХЗ+ ЧзХз3 ггэ+ гхг+ Ч х, +Т,Хзг 4 4 4Ч 2 Х + разрядная матрица, представляющая собой разрядноеизображение у при о=3.и 11=3 может т, 2 4 6 2 т 7,у 2Х поступают на входы суммаора 9. Если У, О, 7 щО и т.д., а ,=1, то на выходе (8-1)-го элемента И 7 образуется единица, которая поступает на первые входы...

Номер патента: 1170460

Опубликовано: 30.07.1985

Авторы: Бабич, Кулик, Мазурчук, Стасюк, Чемерис, Чмут

МПК: G06F 17/00

Метки: вычисления, давления, системы, трубопроводной, узле

...И, выход которого соединен с вторым входом элемента ИЛИи подключен к управляющему входу четвертого элемента И, выход которогосоединен а третьим входом элементаИЛИ, выход которого соединен с управляющим входом первого элемента ИЛИ,выход которого соединен с управляющими входами переключателей, выходыпятого, шестого и седьмого сумматоровявляются соответственно первым, вторым и третьим выходами блока, выходвосьмого сумматора является шестымвыходом блока. 3 ) четвертую 6, пятую 7, шестую 8 и седьмую 9 входные шины и выходные шины 10 и 10 (=1,2, н 1 =1,2," е 9, Схема приведена для частного случая, когда и =6, м =3,Блоки 1 суммирования (фиг.2) выполнены, например, в виде (в+1)-разрядного сумматора .11, устройства 12 регистрации сигнала...

Номер патента: 1113798

Опубликовано: 15.09.1984

Авторы: Бабич, Мазурчук, Рогозин, Стасюк, Трофимов

МПК: G06F 7/548

Метки: вычисления, гиперболических, тригонометрических, функций

...задания начального адреса устройства и тактовым входом устрой 20 ства, соединенным с тактовыми входами, триггера и накапливающего сумматора-вычитателя, выход и вход управления режимом которого соединены со 25 ответственно с выходом арксеканса, арккосеканса, гиперболического арксеканса и входом задания режима вычисления прямых и обратных функций, соединенного с управляющим входом коммутатора, первый и второй информационные входы которого соедииены соответственно с выходом знака накапливающего сумматора-вычитателя, выходом знака комбинационного сумматора-вычитателя,выходом знака комбинационного 35 сумматора и первым входом сумматора по модулю два, соединенного с управляющим входом второго арифметического блока и входами разрешения...

Номер патента: 1007111

Опубликовано: 23.03.1983

Авторы: Белецкий, Кулик, Мазурчук, Рыбченко, Стасюк

МПК: G06F 15/56

Метки: расчета, режимов, сетей, трубопроводных

...воздействий, выход которого подключен к информа"ционному входу коммутатора уравновешивающих воздействий, выходкоторого соединен с вторым входомблока вычисления узловых напоров,первый вход которого подключен квыходу блока памяти узловых расходов, выход блока вычисления узловыхнапоров соединен с вторым входомчетвертого элемента ИПИ, выход ко"торого подключен к информационномувходу блока памяти узловых напоров,выход блока вычисления узловых напоров соединен с вторым входом бло"ка сравнения, управляющий вход которого соединен с шестым выходомблока управления, а выход - с входом блока управления, первый вход четвертого элемента ИЛИ и информационные входы блоков памяти номеров узлов, сопротивлений ветвей и узловых расходов...

Номер патента: 926664

Опубликовано: 07.05.1982

Авторы: Белецкий, Кулик, Мазурчук, Рыбченко, Стасюк

МПК: G06N 1/00

Метки: моделирования, сети, трубопроводной

...аналоговой модели заключается в последовательном определении для каждого квазирезистора по формулам (1)и (2) уравновешивающих воздействий 8" и 8,", и ввода их в модель автоматически г.Эили вручную. Итерационный процесс ввода уравновешивающих воздействий сходится, как правило, за несколько итераций. Узловые напряжения узлов при уравновешивании модели получаются практически мгновенно.Таким образом, в устройстве уравновешиваю.2алие воздействия 8 ф и 8 вычисляются алгоритмически, в соответствии с выражениями (1) и (2), а узловые напряжения неалгоритмически реализуются устройством. Напряжения узлов в то же время, в соответствии с методом узловых потенциалов, могут быть вычислены по формулам: ая В = 1, получаются уравнения926664 6 быть...

Номер патента: 920717

Опубликовано: 15.04.1982

Авторы: Белецкий, Кулик, Лисник, Мазурчук, Рыбченко, Стасюк

МПК: G06F 7/556

Метки: вычисления, показательно-степенной, функции

...покаэательно-степенной функции вида у = аф при а ) 0, -1 с х с 1, представленной в разрядной форме. 23"(1 1) 1 б, Ь б-С тФМ2 а 2 2 2 2 21 у1 0Де Х: Х Г,Х,а:С 1.,а СС 1 разрядные векторы, представляющиесобой разрядное изображение чиселх, а и у соответственно.В соответствии с выражением (1)чвектор у может быть представлен ввиде следующей зависимости 17 бч1,2,п искомого вектора г определяем по выражению- значение переноса иэстаршего разряда векто" ра Р 1 , определяемого на основании выраженияОч у))10) 1 где В" - величина, принимающая зна- чения а нектоЮ ч 111. иэвлекателя х = % осуществляетсяследующим образом. Старший разряд гискомого вектора г определяется наосновании зависимости=а ча .(4)Далее каждый последующий разряд 2 где 7:ХЛ 2,...

Номер патента: 920712

Опубликовано: 15.04.1982

Авторы: Белецкий, Кулик, Мазурчук, Рыбченко, Стасюк

МПК: G06F 7/52

Метки: множительно-делительное

...4 и 5 четвертой и пятой грул и ко входам соответствующихразрядов первой входной шины 6 устройства, четвертый вход первого Функционального переключателя 5 пятойгруппы подключен ко входу второго разряда второй входной шиныустройства, шестой вход последнего Функционального переключателя 2 первой группы соединен со входом старшего раэряда первой входной шины б устройства, с четвертыми входами Функциональных переключателей 5 пятой группы, начиная со второго, и с пятымвходом первого Функционального пере920712 видаК 1С 41 1 - значение еноса из ста -о раэря еделяем а вектора 1го по выражению че Г 1Р( Ф 4) - рЬ 3- модули век ветственноото ОЬ 6Еидно, что пр дставляющие собоиго е векторы,ений У=О, 68твенно Х=форме яд и- разряднаяматрица,...

Номер патента: 750520

Опубликовано: 23.07.1980

Авторы: Белецкий, Дринь, Кулик, Мазурчук

МПК: G06G 7/50

Метки: моделирования, систем, трубопроводных

...на протяжении всего времени реше" ния задачи. После того, как на наборном поле 1 сформирована схема аналоговой модели трубопроводной сети, производится пуск модели, при этом триггер 15 по сигналу 22 блока 18 устанавливается в единичное состояние, на его прямом выходе появляется высокий потенциал, ключ 13 замкнут, ключ 14 разомкнут, Выход вычитающего блока 7 через ключ 13 подключен коНа первой итерации блок управления по сигналу с выхода 22 блока масштабирования 18 вырабатывает импульсы считывания, поступающие на вход 25 буферного запоминающего блока 17 и на вход 26 коммутатора 5. коммутатор 5 при поступлении на его вход 26 1-го импульса считывания подключает к входам управляемого Функционального преобразователя 1-ю модель трубопровода 2....

Номер патента: 674051

Опубликовано: 15.07.1979

Авторы: Бакуменко, Крыжановская, Кулик, Мазурчук, Пухов

МПК: G06J 1/00

Метки: алгебраических, решения, систем, уравнений

...работает следующимоб азом,рНа аналоговом блоке 2 вычисления прираще 0иий устанавливается (набирается) схема, моделирующая исходную систему;1(х) = О. (1)Счетчик 10 по сигналам от цифрового блока 1 вычисления переменных на первой итерации записывает в триггер 9 едййицу, а на второй и последующих итерациях - нули. Сумматоры 5 по входам, содержащим коммутаторы 6,выполняют суммирование с единичным коэффиВИВВ ЫМ 4 Фщ 4 4циентом, а по входам с коммутаторами 7 с коэффициентом 0 ( 11(1,На первой итерации триггер 9 находится вединичном состоянии, на его прямом выходеимеется высокий потенциал, коммутаторы 6замкнуты, коммутаторы 7 разомкнуты, В ячейки памяти 3, 8 записаны нули, Устройство напервой итерации решает систему:(у) =0, (2)Решение...