Устройство для деления двоичных чисел

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 09) 01) Р 7/52 51 ПИСАНИЕ ИЗОБРЕТЕН 1 ИЯ ДВОИЧи 11 и блок 12 формирования цифр ь- частного, который состоит из двух го- групп по четыре сумматора 13-13.,14-14 помодулю два в каждой, игруйпу из трех элементов И 15,-15 з,Устройство работает следующим образом.На вход устройства поступает делимое а, представленное знаковым разрядом Зна и разрядами а ,а а , иг вделитель Ь, представленный знаконымразрядом ЗнЬ и разрядами Ь ,Ь,Ьи Ьф. На выходе устройства частноеах=- представлено знЬи Изобретение относится к вычисли тельной технике и может быть испол зовано автономно или в составе мно цессо для увелич вычислений.Цель изобретения - расширение Функ циональных возможностей устройства за счет выполнения деления чисел, представленных в дополнительном коде.На чертеже представлена схема устройства для случая п=4.Устройство содержит четыре пяти- разрядных параллельных сумматора 1, - 1 - 4.,-4 , четыре пятиразрядных сумматора 5-5 - 8,-8 - по модулю два, группу из четырех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 9, -9., два элемента НЕ 10 аковым разрядо Зн Вычисле г чрядами х и ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(71) Институт проблем моделированив энергетике АН УССР(56) Авторское свидетельство СССРР 1317431, кл. С 06 Е 7/52, 1987,Евдокимов В.Ф Стасюк А.И. Парпельные вычислительные структуры носнове разрядных методов вычислениКиев: Наукова думка, 1987, с.52.рис, 4,(54) УСТРОЙСТВО ДЛЯ ДЕЛЕ 1Н."1 Х ЧИСЕЛ(57) Изобретение относится к вычистельной технике и может быть испол ых вычислительных систе ения производительности эовано автономно или н составе вычислительной системы для увеличения про-изводительности вычислении. Цельюизобретения является расширение функциональных воэможностей за счет выполнения деления чисел, представленных в дополнительном коде. Новым вустройстве, содержащем и и-разрядныхпараллельных сумматоров и и и-разрядных сумматоров по модулю два, является введение и элементов ИСТОЧАЮЩЕЕИЛИ, двух элементон НЕ й блока формирования цифр частного. Это дает нозможность организовать структуру устройства, удобную для применения в качестве быстродействующего спецпроцес- Ясора в составе вычислительных систем,и реализовать его н виде большой интегральной схемы. 1 з.п. ф-лы, 1 ил.15 б 9825 литель Ь представлены в дополнительном коде, выполняется следующим образом,5 10 Значение первого (старшего) разряда частного х вычисляется как 15х =рЯЗнЬ 9 ггде р - значение переноса из старшего разряда первого параллельного сумматора; 20г, - двоичная переменная, величина которой вычисляется порекуррентному выражению 10000 - код на первых 10011 - код на вторых + 1 - значение а 100100 - код на выходе разрядов 1, -1 входах разрядов 2,-2 входах разрядов 2-2 11100 - код на выходе разрядов 2-2. На первом параллельном сумматоре вычисляется невязка Е, в соответствии с выражениемаЬ, если Знх=О;-(а+2 Ь, если Знх=1, где Знх=Зна Д+ ЗнЬ. г, =(р О+ ЗнЬ)гНа -м параллельном сумматоре (х= =2,3п) вычисляется невязка Г; в соответствии с выражением На выходе разрядов 11-1 появляется величина невязки Е, =00100, На выходе переноса старшего разряда 1,1 величина переноса р =1, Значение р =1 поступает на вход сумматора 13, по модулю два, на выходе которого образуется величина р" О+ ЗнЬ=О, поступающая на второй вход элемента 9, на вторые входы сумматоров б и на первый вход разряда 2 параллельного сумматора.Таким образом, на первые входы разрядов 2 1-21 поступает невязка : 01000 - код на первых+ 10011 - код на вторых + 1 - значение а 6 Таким образом, Гд =11100; р=О.Значение переноса р =0 поступает на 2 Е -2 Ь, если рД+ ЗнЪ=1; Е,2 с +2 Ь, если рС+ ЗнЬ=О.Значение -го разряда частного вычисляется какх р О+ ЗнЬ С+) г ; (=2,3. и), где г; =(р О+ ЗнЬ)г г,=Зх,П р и м е р. Пусть делимое а и делитель Ь представлены в дополнительном коде и равны а=Зна а ааа а а а а =0.10001111; Ь=ЗнЬ Ь ЬЪЬ =1.0011. На выходе элемента 9, получают знак частного Знх=Зна О+ ЗнЬ=1.На выходе элемента 10 и соответственно на вторых входах сумматора 5 логический "0" и, следовательно, зна( чения разрядов делителя Ь -Ь поступают без инверсии на вторые входы одноразрядных сумматоров 1 -1. На второй вход разряда 1 поступает величина Зна. На первые входы разрядов 1, -поступает код 10000. На вход переноса разряда 1поступает значение а =1. Сумматор 11-1 производит суммирование входах разрядов 11-1 входах разрядов 11-1 структурно сдвинутая на один разрядв сторону старших разрядов (что эквивалентно умножению на 2) - код 0100.На вторые входы разрядов 2,-2 з поступают значения разрядов делителя,сдвинутые структурно на один разрядв сторону младших разрядов (что эквивалентно умножению на 2 ) - код10011. На вход переноса разряда 2бпоступает величина а =1,На выходе сумматора 21-2 з Формируется величина невязки . и переноса р из старшего разряда 2,:1 вход сумматора 13 по модулю два, н; выходе которого образуется величина5 ,15 б 98256р Д+ ЗнЬ=1. Значения разрядов дели-разрядов 3 -34 поступает величинатели ЗнЬ Ь ЬЬЪ =1.0011 инвертируют- гЯ =1100, на первый вход разряда 3 вся на элементе 9 и сумматоре 7, На величина р С+) ЗнЬ=1.вторые входы разрядов сумматора 3-З Сумматор 3 - 3; Формирует значенияпоступает код 01100. На первые входы разрядов невязки Еи переноса р:11001 - код на первых входах разрядов З 01100 - код на вторых входах разрядов 3 -3+ 1 - величина а 100110 - код на выходе разрядов 3, -31Таким обРазом, Г =00110; Рз =14-44 постУпают РаэРЯды величины г файв Значение р =1 поступает на вход сум- код 0110. На вторые входы разрядов матора 139 по модулю два, где образу-4 ь- - неинвертированные значения ется величина р О+ ЗнЬ=О, поступающая разрядов делителя ЗнЬ,Ь" ЬЬзЬ . Сумна второй вход элемента 94, вторые матор 4 -4 . Формирует значения цевходы сумматора 8 и на первый вход 20 вязки Е ,и переноса рразряда 4. На первые входы разрядовъ01100 - код на первых входах разрядов 4,-4;ч+10011 - код на вторых входах разрядов 4, -4 з;+ 1 - величина аб 100000 - код на выходе разрядов 4-4. Таким образом, получены значенияЗО разрядов частного х; Знх хххзх 4=1.0101 Формула изобретения Величина гз поступает на первый вход сумматора 14 э по модулю два, на выходе которого образуется значение разряда х хз=рз Д+ ЗнЬ +г =О,На выходе элемента И 15 формируется величина г =(рз О+ ЗнЬ)г =О.Аналогично, на выходе сумматора14., по модулю два формируется значение х =р О+ ЗнЬ + г=1,йа выходе элемента И 15, - величина г,=(р 2 О+ ЗнЬ)г=О,на выходе сумматора 14, по модулюдва значение старшего разряда частного х. - .рО+ ЗнЬ О+ г, =О. Таким образом, :4 00000; р =1. З:ачение р =1 поступает на вход сум 4.:-:,тора 134 по модулю два, где образуется величина р У ЗнЬ=О, поступающая на вход сумматора 14+ по модулю два, На выходе сумматора 144 формируется ; в .н- ение младшего разряда частного . х =р О+ ЗнЬ Д+Знх=1.4 4На выходе элемента И 15 Формируется значение двоичной переменнойг=(р О+ ЗнЬ)Знх=О, -351. Устройство для деления двоичныхчисел, содержащее п параллельных,и) соединен соответственно с первым входом (-1) - го разряда (1+1)-гопараллельного сумматора, второй входх-го разряда 1-го параллельнога сумматора соединен соответственно с выходом (1.-1) -га разряда 1-го сумматорапо модулю два, первый вход (ь)-горазряда 1-го сумматора по модулю двасоединен соответственно с входом(ь)-го разряда делителя устройства,1-й разряд делимого которого соединенсоответственно с первым входом 1-горазрядапервого параллельного сумматора, (п+)-й разряд делимого устройства соединен соответственно с входомц е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения деления чисел, представленных в дополнительном коде вф 5 него введены группа из п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента НЕ и блок формирования цифр частного, причем вход знака делителя устройства соединен с первым входом 1-го элемен та ИСКЛЮЧАЮЩЕЕ ИЛИ группы и первым управляющим входом блока формирования цифр частного, второй управляющий вход которого соединен с выходом знака частного устройства, входом 15 первого элемента НЕ и выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, второй вход которого соединен с входом Знака делимого устройства и входом второго элемента НЕ, выход которого 20 соединен с вторым входом первого разряда первого, параллельного сумматора, первый вход (и+1)-го разряда которого соединен с вторым входом 1-го разряда первого сумматора по модулю два и выходом первого элемента НЕ, выход 1 с-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ %=2, 3. и) соединен соответственно с вторым входом первого разряда Е-го параллельного сумматора, выход пере носа первого разряда 1-го параллельного сумматора соединен соответственно с 1-м информационным входом блока формирования цифр частного, 1-й информационный выход которого соединен соответственно с выходом 1-го разряда частного устройства, щ-й управляющий выход (щ=1п) блока формирования цифр частного соединен соответственно с вторым входом (щ+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторым входом каждого 1-го разряда (щ+1)-го сумматора по модулю два и первым входом (и+1)-го разряда (щ+1)-го параллельного сумматора.2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок формирования цифр частного содержит две группы из ц сумматоров по модулю два и группу из иэлементов И, причем первые входы сумматоров по модулю два первой группы соединены с первым управляющим входом блока, второй вход 1-го сумматора по модулю два первой группы соединен соответственно с 1-м информационным входом блока, щ-й управляющий выход которого соединен соответственно с выходом щ-го сумматора по модулю два первой группы, выход "го сумматора по модулю два первой группы соединен соответственно с первым входом 1-го сумматора по модулю два второй группы, выход которого соединен соответственно с 1-м информационным выходом блока, второй управляющий вход которого соединен с вторым входом и-го сумматора па мо" дулю два второй группы, первый вход щ-го элемента И группы соединен соответственно с первым входом (и+1) -го сумматора по модулю два второй группы, второй вход которого соединен соответственно с вторым входом щ-го элемента И группы, выход которого соединен соответственно с вторым входом щ-го сумматора по модулю два.Тираж о комМос тета по изобретени ва, Ж, Раушская ноем и открытиям при ГКНТ СССРнаб., д. 4/5